Informe De Pact8_1159.docx
This document was uploaded by user and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this DMCA report form. Report DMCA
Overview
Download & View Informe De Pact8_1159.docx as PDF for free.
More details
- Words: 1,770
- Pages: 8
Cristian Tapia-1159 Escuela Superior Politécnica de Chimborazo. Facultad de Informática y Electrónica. Escuela de Ingeniería Electrónica en Control y Redes Industriales. Riobamba – Ecuador. Practica # 8 [email protected]
Resumen. Diseño e implementación de un circuito secuencia que permita generar el nombre y apellido visualizado en un display de 16 segmentos y con una señal de reloj de frecuencia variable. Abstract. Design and implementation of a sequence circuit that allows to generate the name and surname displayed on a 16-segment display and with a variable frequency clock signal.
I.
INTRODUCCIÓN.
En la familia TTL, sus siglas en ingles de transistor Logic. Es una familia lógica o tecnología de construcción de circuitos digitales, sus elementos de entrada y salida del dispositivo son transistores bipolares. Su tensión de alimentación característica se encuentra comprendida entre el rango de los 4.75 V y 5.25 V. [ CITATION Dav16 \l 12298 ] Los flip-flops es el nombre común se los dispositivos de estados biestables, que sirven como memoria básica para las operaciones de lógica secuencial. Son utilizados para el almacenamiento y transferencia de datos digitales y se usan en unidad llamados registros para el almacenamiento de datos numéricos. [ CITATION Mec17 \l 12298 ] Para la simulación de la práctica se hace uso de Proteus 8.6 un software que nos ayuda a diseñar, probar circuitos. De igual manera, se aplicará el método de simplificación con mapas de Karnaugh y con respecto a la implementación cada circuito integrado implementado se basará en el Dataheet.
II.
MARCO TEÓRICO.
2.1 Temporizador 555. Un temporizador 555 es un dispositivo versátil muy utilizado, debido que puede ser configurado de dos modos diferentes, uno como multivibrador monoestable o como multivibrador aestable. [ CITATION Flo06 \l 12298 ]
Figura 1. Temporizador 555 configurado como multivibrador aestable.
En la Figura 1, se muestra un temporizador 555 conectado para funcionar como multivibrador aestable, que es C1 conforman a la red de un oscilador no sinusoidal. Los componentes externos R1 , R2 y
temporización que determina la frecuencia de oscilación. El condensador C 2 de 0.01µF conectado en el pin 5 (CONT) sirve para desacoplar y no afecta en absoluto al funcionamiento del circuito. 2.2 Flip-Flop JK Las entradas J y K del flip-flop son entradas síncronas, es decir los datos de las entradas condicionan la salida de los otros flip-flops durante un flanco de disparo de impulso de reloj, por lo tanto, los datos con transferidos sincronizadamente con la señal de reloj. [ CITATION Flo06 \l 12298 ]
Figura 3. Símbolo lógico del Flip/Flop J-K con estrada de inicialización (preset) y de borrado (clear).
Además, la mayoría de flip-flops tiene entradas asíncronas, es decir, que varían el estado del flip-flop independientemente del reloj. En la figura 3, se muestra el símbolo del flip-flop JK con estradas preset y clear, las mismas son activadas en nivel bajo y por ello se simboliza los círculos.
Figura 4. Tabla de verdad de un flip-flop JK disparado por flaco positivo.
La figura 4, muestra la tabla de verdad del flip-flop JK disparado por flancos, ya sea de subida o bajada. Esta tabla es considerada tabla característica, nos presentan los cambio en cada estado del flip-flop [ CITATION Flo06 \l 12298 ].
III.
ANÁLISIS.
En primer punto, se realiza el procedimiento de la tabla con el numero codificado, la serie alfanumérica es CRISTIAN – TAPIA. El anexo 2, nuestra la codificación de los caracteres. Además, se hace uso de dos decodificadores 74LS138[ CITATION ALL18 \l 12298 ], que tienen la funcionalidad de un decodificador de 4 a 16. Las salidas de un decodificador son conectadas con una compuerta OR 74LS32, llevando la señal al display. Pero el decodificador 74LS138 tiene las salidas negadas y conectar una compuerta OR 74LS32[ CITATION or \l 12298 ], tendríamos resultados no deseados, por lo tanto, se optó por lo síguete:
´´ ´´ ) ´ ´ B= ´ (A A∗ + B = A+ B
(1)
Es así, la ecuación 1 comprobamos que podemos hacer uso de una compuerta NAND 74LS00[ CITATION nand \l 12298 ]. Con respecto el contador se utilizó un asíncrono cuya característica se denota que las entradas de cada flip-flop van a Vcc, con la diferencia que la salida de cada flip-flop realimenta la señal CLK del siguiente[ CITATION Flo06 \l 12298 ]. IV.
MATERIALES.
En la siguiente tabla, se realizó una lista de materiales utilizados en la simulación, los mismos que están implementados, según el Dataheet de cada integrado utilizado. Tabla 8. Lista de materiales utilizados en la práctica.
R1,..,R2. Not1, Not2 F1, F2 ND1, … , ND5 OR1,OR2, … , OR5 DIGA1 DEC1,DEC2 V.
2 resistencias de 220 Ω , 1/4W 2 Integrado (74LS04) 2 F/F JK (74LS76) 5 Integrado (74LS00) 5 Integrado or (74LS32) 1 Display 16 segmentos 2 Integrados (74LS138)
RESULTADOS.
4.1 Simulación En el anexo 1, se presenta la simulación con flip-flop tipo JK, contadores de décadas, decodificador de 3 a 8 y un display de 16 segmentos cátodo común[ CITATION Kin16 \l 12298 ]. Cabe mencionar que el circuito esta simulado para evidenciar en un display, sin registro de desplazamiento.
Figura 5. Representación de caracteres en un display de 16 segmentos cátodo común, simulado en Proteus.
En la figura 5, se evidencia la existencia de 15 estados, desde el 0000 hasta el estado final 1110, el ultimo es considerado con glitch, permite empezar un nuevo ciclo. Además, el programa utilizado es Proteus 8.6, donde el circuito consta de compuertas lógicas dadas de las ecuaciones halladas en la sección III análisis.
4.2 Implementación 4.2.1. Software. Dado el previo análisis realizado de nuestro circuito, se determinó la utilización de diferentes materiales, tales como resistencia, compuertas lógicas, display e circuitos integrados como se muestran con la figura 6.
Figura 6. Diseño del circuito sobre el nombre y apellido a implementar.
Para el bosquejo del circuito a implementar se hace uso de las siguientes compuertas. Los siguientes materiales a mencionados son de la familia TTL. 4.2.2. Hardware. En la figura 7. Se evidencia el circuito implementado, haciendo uso de cable tipo timbre como material conductor.
Figura 7. Implementación del circuito sobre el nombre y apellido visualizado en un display de 16 segmentos.
4.3 Prueba del Circuito. La prueba para el circuito se destaca en la visualización en un display de 16 segmentos cátodo común[ CITATION Kin16 \l 12298 ], los caracteres del nombre y apellido, haciendo uso de un contador síncrono con flip-flops JK 74LS76[ CITATION jk \l 12298 ] y para que un flip-flop funcione se hace uso una señal de reloj. No obstante, se explicará su funcionamiento.
Figura 8. Representación de los caracteres en el display de 16 segmentos, implementado en una Protoboard.
En la figura 8, esta los caracteres del nombre y apellido según codificado en la tabla del anexo 2. Cada impuso de reloj cambia de estado y por consiguiente el carácter correspondiente. Es decir, el carácter C es del estado 0000 y el carácter N es del estado 0111, como se evidencia en el anexo 2.
VI.
CONCLUSIONES.
El diseño del circuito secuencial, contador asíncrono con flip-flop tipo JK, depende de una señal de reloj de frecuencia variable, mismo que permite la secuencia de los caracteres de la figura 8. Cada carácter varía según la tabla del anexo 2. No obstante, con la ecuación (1), de la compuerta nand permitió la reducción de compuertas en el circuito.
VII.
RECOMENDACIONES.
Durante el diseño del circuito combinacional en cuestión es importante tomar en cuenta la comprobación de cada elemento antes de implementar para evitar fallos en el circuito. Siempre es importante manipular correctamente los integrados y demás elementos tomando en consideración los respectivos Dataheet. VIII.
RERENCIAS BIBLIOGRÁFICA.
[1]
M. Davis, Encuestador Logico., Maestro y Sociedad., 2016.
[2]
M. Franz, «Flip Flop Que es y como funciona?,» Ingenieria Mecafenix, 24 04 2017. [En línea]. Available: http://www.ingmecafenix.com/electronica/flipflop/. [Último acceso: 29 01 2019].
[3]
T. Floyd, Fundamentos de sistemas digitales., Madrid: PEARSON EDUCACION S.A., 2006.
[4]
ALLDATSHEET.COM, «Electronic Components Datasheet Search,» 2018. [En línea]. Available: https://www.alldatasheet.com/view.jsp?Searchword=74LS138. [Último acceso: 30 01 2019].
[5]
ALLDATASHEET.COM, «Electronic Components Datasheet Search,» 2018. [En línea]. Available: http://www.alldatasheet.com/view.jsp?Searchword=74LS32. [Último acceso: 28 01 2019].
[6]
ALLDATASHEET.COM, «Electronic Components Datasheet Search,» 2018. [En línea]. Available: http://www.alldatasheet.com/view.jsp?Searchword=74LS00. [Último acceso: 28 01 2019].
[7]
Kingbright, «Electronicos Caldas,» 2016. [En línea]. Available: https://www.electronicoscaldas.com/datasheet/PSA05-11-PSC05-11-PSA05-12-PSC0512_Kingbright.pdf. [Último acceso: 30 01 2019].
[8]
ALLDATASHEET.COM, «Electronic Components Datasheet Search,» 2018. [En línea]. Available: http://www.alldatasheet.com/view.jsp?Searchword=74LS76. [Último acceso: 28 01 2019].
[9]
ALLDATASHEET.COM, «Electronic Componets Datasheet Search,» 2018. [En línea]. Available: http://www.alldatasheet.com/datasheetpdf/pdf/5638/MOTOROLA/74LS04.html. [Último acceso: 28 01 2019].
IX.
ANEXOS.
Anexo 1. Simulación del circuito secuencial que permita general caracteres nombre y apellido.
Anexo 2. Tabla de verdad de la codificación del nombre y apellido.
Q0
Q1
Q2
Q3
A
B
C
D
E
F
G
H
K
M
N
P
S
R
T
U
#
0
0
0
0
0
1
1
0
0
1
1
1
1
0
0
0
0
0
0
0
0
C
1
0
0
0
1
1
1
1
0
0
0
1
1
0
0
0
1
0
1
0
1
R
2
0
0
1
0
1
1
0
0
1
1
0
0
0
1
0
0
1
0
0
0
I
3
0
0
1
1
1
1
0
1
1
1
0
1
0
0
0
1
0
0
0
1
S
4
0
1
0
0
1
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
T
5
0
1
0
1
1
1
0
0
1
1
0
0
0
1
0
0
1
0
0
0
I
6
0
1
1
0
1
1
1
1
0
0
1
1
0
0
0
1
0
0
0
1
A
7
0
1
1
1
0
0
1
1
0
0
1
1
1
0
0
0
0
1
0
0
N
8
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
-
9
1
0
0
1
1
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
T
1 0 1 1 1 2 1 3
1
0
1
0
1
1
1
1
0
0
1
1
0
0
0
1
0
0
0
1
A
1
0
1
1
1
1
1
0
0
0
1
1
0
0
0
1
0
0
0
1
P
1
1
0
0
1
1
0
0
1
1
0
0
0
1
0
0
1
0
0
0
I
1
1
0
1
1
1
1
1
0
0
1
1
0
0
0
1
0
0
0
1
A
Resumen. Diseño e implementación de un circuito secuencia que permita generar el nombre y apellido visualizado en un display de 16 segmentos y con una señal de reloj de frecuencia variable. Abstract. Design and implementation of a sequence circuit that allows to generate the name and surname displayed on a 16-segment display and with a variable frequency clock signal.
I.
INTRODUCCIÓN.
En la familia TTL, sus siglas en ingles de transistor Logic. Es una familia lógica o tecnología de construcción de circuitos digitales, sus elementos de entrada y salida del dispositivo son transistores bipolares. Su tensión de alimentación característica se encuentra comprendida entre el rango de los 4.75 V y 5.25 V. [ CITATION Dav16 \l 12298 ] Los flip-flops es el nombre común se los dispositivos de estados biestables, que sirven como memoria básica para las operaciones de lógica secuencial. Son utilizados para el almacenamiento y transferencia de datos digitales y se usan en unidad llamados registros para el almacenamiento de datos numéricos. [ CITATION Mec17 \l 12298 ] Para la simulación de la práctica se hace uso de Proteus 8.6 un software que nos ayuda a diseñar, probar circuitos. De igual manera, se aplicará el método de simplificación con mapas de Karnaugh y con respecto a la implementación cada circuito integrado implementado se basará en el Dataheet.
II.
MARCO TEÓRICO.
2.1 Temporizador 555. Un temporizador 555 es un dispositivo versátil muy utilizado, debido que puede ser configurado de dos modos diferentes, uno como multivibrador monoestable o como multivibrador aestable. [ CITATION Flo06 \l 12298 ]
Figura 1. Temporizador 555 configurado como multivibrador aestable.
En la Figura 1, se muestra un temporizador 555 conectado para funcionar como multivibrador aestable, que es C1 conforman a la red de un oscilador no sinusoidal. Los componentes externos R1 , R2 y
temporización que determina la frecuencia de oscilación. El condensador C 2 de 0.01µF conectado en el pin 5 (CONT) sirve para desacoplar y no afecta en absoluto al funcionamiento del circuito. 2.2 Flip-Flop JK Las entradas J y K del flip-flop son entradas síncronas, es decir los datos de las entradas condicionan la salida de los otros flip-flops durante un flanco de disparo de impulso de reloj, por lo tanto, los datos con transferidos sincronizadamente con la señal de reloj. [ CITATION Flo06 \l 12298 ]
Figura 3. Símbolo lógico del Flip/Flop J-K con estrada de inicialización (preset) y de borrado (clear).
Además, la mayoría de flip-flops tiene entradas asíncronas, es decir, que varían el estado del flip-flop independientemente del reloj. En la figura 3, se muestra el símbolo del flip-flop JK con estradas preset y clear, las mismas son activadas en nivel bajo y por ello se simboliza los círculos.
Figura 4. Tabla de verdad de un flip-flop JK disparado por flaco positivo.
La figura 4, muestra la tabla de verdad del flip-flop JK disparado por flancos, ya sea de subida o bajada. Esta tabla es considerada tabla característica, nos presentan los cambio en cada estado del flip-flop [ CITATION Flo06 \l 12298 ].
III.
ANÁLISIS.
En primer punto, se realiza el procedimiento de la tabla con el numero codificado, la serie alfanumérica es CRISTIAN – TAPIA. El anexo 2, nuestra la codificación de los caracteres. Además, se hace uso de dos decodificadores 74LS138[ CITATION ALL18 \l 12298 ], que tienen la funcionalidad de un decodificador de 4 a 16. Las salidas de un decodificador son conectadas con una compuerta OR 74LS32, llevando la señal al display. Pero el decodificador 74LS138 tiene las salidas negadas y conectar una compuerta OR 74LS32[ CITATION or \l 12298 ], tendríamos resultados no deseados, por lo tanto, se optó por lo síguete:
´´ ´´ ) ´ ´ B= ´ (A A∗ + B = A+ B
(1)
Es así, la ecuación 1 comprobamos que podemos hacer uso de una compuerta NAND 74LS00[ CITATION nand \l 12298 ]. Con respecto el contador se utilizó un asíncrono cuya característica se denota que las entradas de cada flip-flop van a Vcc, con la diferencia que la salida de cada flip-flop realimenta la señal CLK del siguiente[ CITATION Flo06 \l 12298 ]. IV.
MATERIALES.
En la siguiente tabla, se realizó una lista de materiales utilizados en la simulación, los mismos que están implementados, según el Dataheet de cada integrado utilizado. Tabla 8. Lista de materiales utilizados en la práctica.
R1,..,R2. Not1, Not2 F1, F2 ND1, … , ND5 OR1,OR2, … , OR5 DIGA1 DEC1,DEC2 V.
2 resistencias de 220 Ω , 1/4W 2 Integrado (74LS04) 2 F/F JK (74LS76) 5 Integrado (74LS00) 5 Integrado or (74LS32) 1 Display 16 segmentos 2 Integrados (74LS138)
RESULTADOS.
4.1 Simulación En el anexo 1, se presenta la simulación con flip-flop tipo JK, contadores de décadas, decodificador de 3 a 8 y un display de 16 segmentos cátodo común[ CITATION Kin16 \l 12298 ]. Cabe mencionar que el circuito esta simulado para evidenciar en un display, sin registro de desplazamiento.
Figura 5. Representación de caracteres en un display de 16 segmentos cátodo común, simulado en Proteus.
En la figura 5, se evidencia la existencia de 15 estados, desde el 0000 hasta el estado final 1110, el ultimo es considerado con glitch, permite empezar un nuevo ciclo. Además, el programa utilizado es Proteus 8.6, donde el circuito consta de compuertas lógicas dadas de las ecuaciones halladas en la sección III análisis.
4.2 Implementación 4.2.1. Software. Dado el previo análisis realizado de nuestro circuito, se determinó la utilización de diferentes materiales, tales como resistencia, compuertas lógicas, display e circuitos integrados como se muestran con la figura 6.
Figura 6. Diseño del circuito sobre el nombre y apellido a implementar.
Para el bosquejo del circuito a implementar se hace uso de las siguientes compuertas. Los siguientes materiales a mencionados son de la familia TTL. 4.2.2. Hardware. En la figura 7. Se evidencia el circuito implementado, haciendo uso de cable tipo timbre como material conductor.
Figura 7. Implementación del circuito sobre el nombre y apellido visualizado en un display de 16 segmentos.
4.3 Prueba del Circuito. La prueba para el circuito se destaca en la visualización en un display de 16 segmentos cátodo común[ CITATION Kin16 \l 12298 ], los caracteres del nombre y apellido, haciendo uso de un contador síncrono con flip-flops JK 74LS76[ CITATION jk \l 12298 ] y para que un flip-flop funcione se hace uso una señal de reloj. No obstante, se explicará su funcionamiento.
Figura 8. Representación de los caracteres en el display de 16 segmentos, implementado en una Protoboard.
En la figura 8, esta los caracteres del nombre y apellido según codificado en la tabla del anexo 2. Cada impuso de reloj cambia de estado y por consiguiente el carácter correspondiente. Es decir, el carácter C es del estado 0000 y el carácter N es del estado 0111, como se evidencia en el anexo 2.
VI.
CONCLUSIONES.
El diseño del circuito secuencial, contador asíncrono con flip-flop tipo JK, depende de una señal de reloj de frecuencia variable, mismo que permite la secuencia de los caracteres de la figura 8. Cada carácter varía según la tabla del anexo 2. No obstante, con la ecuación (1), de la compuerta nand permitió la reducción de compuertas en el circuito.
VII.
RECOMENDACIONES.
Durante el diseño del circuito combinacional en cuestión es importante tomar en cuenta la comprobación de cada elemento antes de implementar para evitar fallos en el circuito. Siempre es importante manipular correctamente los integrados y demás elementos tomando en consideración los respectivos Dataheet. VIII.
RERENCIAS BIBLIOGRÁFICA.
[1]
M. Davis, Encuestador Logico., Maestro y Sociedad., 2016.
[2]
M. Franz, «Flip Flop Que es y como funciona?,» Ingenieria Mecafenix, 24 04 2017. [En línea]. Available: http://www.ingmecafenix.com/electronica/flipflop/. [Último acceso: 29 01 2019].
[3]
T. Floyd, Fundamentos de sistemas digitales., Madrid: PEARSON EDUCACION S.A., 2006.
[4]
ALLDATSHEET.COM, «Electronic Components Datasheet Search,» 2018. [En línea]. Available: https://www.alldatasheet.com/view.jsp?Searchword=74LS138. [Último acceso: 30 01 2019].
[5]
ALLDATASHEET.COM, «Electronic Components Datasheet Search,» 2018. [En línea]. Available: http://www.alldatasheet.com/view.jsp?Searchword=74LS32. [Último acceso: 28 01 2019].
[6]
ALLDATASHEET.COM, «Electronic Components Datasheet Search,» 2018. [En línea]. Available: http://www.alldatasheet.com/view.jsp?Searchword=74LS00. [Último acceso: 28 01 2019].
[7]
Kingbright, «Electronicos Caldas,» 2016. [En línea]. Available: https://www.electronicoscaldas.com/datasheet/PSA05-11-PSC05-11-PSA05-12-PSC0512_Kingbright.pdf. [Último acceso: 30 01 2019].
[8]
ALLDATASHEET.COM, «Electronic Components Datasheet Search,» 2018. [En línea]. Available: http://www.alldatasheet.com/view.jsp?Searchword=74LS76. [Último acceso: 28 01 2019].
[9]
ALLDATASHEET.COM, «Electronic Componets Datasheet Search,» 2018. [En línea]. Available: http://www.alldatasheet.com/datasheetpdf/pdf/5638/MOTOROLA/74LS04.html. [Último acceso: 28 01 2019].
IX.
ANEXOS.
Anexo 1. Simulación del circuito secuencial que permita general caracteres nombre y apellido.
Anexo 2. Tabla de verdad de la codificación del nombre y apellido.
Q0
Q1
Q2
Q3
A
B
C
D
E
F
G
H
K
M
N
P
S
R
T
U
#
0
0
0
0
0
1
1
0
0
1
1
1
1
0
0
0
0
0
0
0
0
C
1
0
0
0
1
1
1
1
0
0
0
1
1
0
0
0
1
0
1
0
1
R
2
0
0
1
0
1
1
0
0
1
1
0
0
0
1
0
0
1
0
0
0
I
3
0
0
1
1
1
1
0
1
1
1
0
1
0
0
0
1
0
0
0
1
S
4
0
1
0
0
1
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
T
5
0
1
0
1
1
1
0
0
1
1
0
0
0
1
0
0
1
0
0
0
I
6
0
1
1
0
1
1
1
1
0
0
1
1
0
0
0
1
0
0
0
1
A
7
0
1
1
1
0
0
1
1
0
0
1
1
1
0
0
0
0
1
0
0
N
8
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
-
9
1
0
0
1
1
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
T
1 0 1 1 1 2 1 3
1
0
1
0
1
1
1
1
0
0
1
1
0
0
0
1
0
0
0
1
A
1
0
1
1
1
1
1
0
0
0
1
1
0
0
0
1
0
0
0
1
P
1
1
0
0
1
1
0
0
1
1
0
0
0
1
0
0
1
0
0
0
I
1
1
0
1
1
1
1
1
0
0
1
1
0
0
0
1
0
0
0
1
A
Related Documents
Informe-027 - Informe De Ampliacion De Plazo.docx
November 2019 62
Informe De Movimiento De Proyectiles.docx
April 2020 14
Informe-de-tiempo-de-frgaudo.docx
October 2019 33
Informe De Rectificadores De Corriente.docx
July 2020 6
Informe De Visita De Obra.docx
December 2019 49
Informe De Fundicion De Aluminio.docx
June 2020 35More Documents from "Augusto Huallpayunca Quispe"
Informe De Pact8_1159.docx
November 2019 17
Cap
May 2020 54
El Mensaje Celeste.docx
November 2019 64
