(1)percobaan Data Transfer-1
This document was uploaded by user and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this DMCA report form. Report DMCA
Overview
Download & View (1)percobaan Data Transfer-1 as PDF for free.
More details
- Words: 1,275
- Pages: 16
DAFTAR ISI DAFTAR ISI .............................................................................................................................................................. 1 LEMBAR PENGESAHAN ........................................................................................................................................... 2 PIPO ( PARALEL INPUT PARALEL OUTPUT) .............................................................................................................. 3 I. 2. II. III. IV. V. VI. VII. VIII.
TUJUAN .................................................................................................................................................. 3 MENGETAHUI CARA KERJA RANGKAIAN REGISTER (PIPO) .................................................................... 3 DASAR TEORI.......................................................................................................................................... 3 DIAGRAM RANGKAIAN .......................................................................................................................... 4 PERALATAN DAN KOMPONEN ............................................................................................................... 5 LANGKAH KERJA ..................................................................................................................................... 5 TABEL HASIL PENGAMATAN .................................................................................................................. 6 ANALISA DATA ....................................................................................................................................... 7 KESIMPULAN.......................................................................................................................................... 8
SIPO ( SERIAL INPUT PARALEL OUTPUT) ................................................................................................................. 9 I. II. III. IV. V. VI. VII. VIII.
TUJUAN .................................................................................................................................................. 9 DASAR TEORI.......................................................................................................................................... 9 DIAGRAM RANGKAIAN ........................................................................................................................ 10 PERALATAN DAN KOMPONEN ............................................................................................................. 11 LANGKAH KERJA ................................................................................................................................... 11 TABEL HASIL PENGAMATAN ................................................................................................................ 12 ANALISA DATA ..................................................................................................................................... 13 KESIMPULAN........................................................................................................................................ 14
Page | 1
LEMBAR PENGESAHAN Nomor Percobaan
: 07/Lab. Teknik Digital/LTK III/TK 3A/2018
Judul Percobaan
: PIPO, SIPO,
Nama
: BARITO S.R SIREGAR
Kelas
: TK – 3A
NIM
: 1705061032
Kelompok
: 4(KEEMPAT)
Nama Partner
: ARTA R. AMBARITA ERPITA SAMOSIR PAMI K. NADEAK
Tanggal Percobaan Instruktur
: :-
Ir. .Elferida Hutajulu, MT - Ir.Rina Anugrahwaty.MT Mengetahui.
Instruktur 1
(Ir.Elferida Hutajulu, MT)
Instruktur II
(Ir.Rina Anugrahwaty.MT)
Page | 2
PIPO ( PARALEL INPUT PARALEL OUTPUT) I.
TUJUAN 1. Mengetahui fungsi rangkaian Register (PIPO) 2. Mengetahui cara kerja rangkaian Register (PIPO)
II.
DASAR TEORI Register geser adalah suatu rangkaian yang menggunakan flip-flop yang saling disambung secara seri sehingga setiap bit yang disimpan di keluaran Q digeser ke flip-flop berikutnya. Pergeseran bit ini terjadi pada setiap pulsa clock. Pulsa-pulsa clock tersebut dikirim kesemua flip-flop dalam register, sehingga operasinya berjalan secara sinkron. Flip-flop jenis apapun yang operasinya sesuai (terpicu tepian) dapat dipakai. Register merupakan blok logika yang sangat penting dalam kebanyakan sistem digital. Register sering digunakan untuk menyimpan (sementara) informasi biner yang muncul pada keluaran sebuah matrik pengkodean. Disamping itu, register sering digunakan untuk menyimpan (sementara ) data biner yang sedang dikodekan. Maka register membentuk suatu kaitan yang sangat penting antara sistem digital utama dan kanal-kanal keluaran. Register yang paling sederhana terdiri dari satu flip-flop saja, yang berarti hanya dapat menyimpan data terdiri suatu bit bilangan biner saja yaitu 0 atau 1 oleh sebab itu untuk menyimpan data yang terdiri empat bit bilangan biner maka diperlukan empat buah flip-flop. Register geser merupakan kelas komponen yang sangat penting dalam semua tipe rangkaian digital. Karena keluaran flip-flop diubah hanya oleh pulsa clock yang datang sesudah masukan berubah, maka penghilangan pulsa clock (tegangan catu tetap ada) tidah mengubah keluaran flip-flop selama kondisi ini terjaga.Karena itu, setiap flip-flop dapat dipakai untuk menyimpan digit biner (bit) selama daya masih dikenakan dan pulsa-pulsa clock ditahan. Seperangkat bit dapat disimpan dalam register, dengan satu flip-flop untuk setiap bit. Register geser PIPO diperlihatkan pada gambar. dengan menggunakan flip-flop tipe D. Pada cara ini semua bagian register atau masing-masing flip flop diisi pada saat yang bersamaaan atau output masing-masing flip-flop akan respon Page | 3
sesuai data pada saat yang sama setelah diberikan sinyal input kontrol, dan biasanya menggunakan terminal set/reset bukan dengan pemberian clock.
Gambar : PIPO (Paralel Output Paralel Input)
Jika tidak ada pulsa clock yang dikenakan, bit tidak digeserkan dan pembacaan
di
terminal
dimasukkan.Pemakaian register
Q ini
adalah adalah
sama metode
dengan yang
apa
yang
menyenangkan
untuk menyimpan beberapa bit secara sementara. Jika diberi pulsa clock, setiap bit akan digeserkan satu tempat pada setiap pulsa clock.
III.
DIAGRAM RANGKAIAN
Page | 4
IV.
PERALATAN DAN KOMPONEN Modul Digital
V.
: 1 buah
LANGKAH KERJA 1. Menghubungkan catu daya dengan menancapkan konektor ke board dan menyalakan catu daya nya. 2.
Kemudian melakukan percobaan berikut, dengan mengatur saklar DIPSWITCH nya.
I0
I1
I2
I3
I4
I5
I6
I7
CLK
x
x
x
x
x
x
x
x
1
X
0
0
0
0
0
0
0
0
0
ON
1
1
1
1
1
1
1
1
0
ON
0
1
0
1
0
1
0
1
0
ON
1
0
1
0
1
0
1
0
0
ON
0
0
0
0
1
1
1
1
0
ON
3.
CLK ON berarti tombol push buttom CLOCK ditekan kemudian dilepas.
4.
Pada baris kedua dari tabel di atas, bagaimanakah kondisi dari D0 – D7 dan D0’ – D7’ dan seterusnya sampai baris keenam.
Page | 5
VI.
TABEL HASIL PENGAMATAN
INPUT
OUTPUT
OC
CLK
I7I6I5I4I3I2I1I0
D7D6D5D4D3D2D1D0
D7D6D5D4D3D2D1D0
1
0
11001100
00000000
00000000
1
11001100
00000000
00000000
2
11001100
00000000
00000000
0
10001000
11001100
00000000
1
10001000
10001000
11001100
2
10001000
10001000
10001000
0
10110001
10001000
10001000
1
10110001
10110001
10001000
2
10110001
10110001
10110001
0
00110110
10110001
10110001
1
00110110
00110110
10110001
2
00110110
00110110
00110110
0
01001101
00110110
00110110
1
01001101
01001101
00110110
2
01001101
01001101
01001101
0
10101010
01001101
01001101
1
10101010
10101010
01001101
2
10101010
10101010
10101010
0
10001100
10101010
10101010
1
10001100
10001100
10101010
2
10001100
10001100
10001100
0
00011001
10001100
10001100
1
00011001
00011001
10001100
2
00011001
00011001
00011001
0
0
0
0
0
0
0
Page | 6
VII.
ANALISA DATA
Page | 7
VIII.
KESIMPULAN
Page | 8
SIPO ( SERIAL INPUT PARALEL OUTPUT) I.
TUJUAN 1. Mengetahui fungsi rangkaian Register (SIPO) 2. Mengetahui cara kerja rangkaian Register (SIPO)
II. DASAR TEORI Register ini merupakan kebalika dari register PISO, jika seperti yang terlihat pada gambar berikut.
Gambar 5.5 SIPO (Serial Input Paralel Output)
Dalam tipe ini, data disajikan satu bit pada satu saat lalu digeser masuk pada setiap pulsa clock. Sesudah seperangkat pulsa clock lengkap, register menjadi penuh dan kandungannya dapat dibaca diterminal Q atau dikeluarkan melalui seperangkat saluran paralel. Dalam pengertian ini, dikeeluarkan berarti bahwa bit-bit tersebut dapat dipakai untuk mengoperasikan gerbang atau rangkaiaan lain, sementara registernya sendiri tidak mengalami perubahan karena tindakan ini. Dengan menggunakan register SIPO, bit-bit data yang sudah dipancarkan secara berurutan dari sebuah saluran dapat dikumpiulkan hingga membentuk satu “kata” dari beberapa bit.
Page | 9
III. DIAGRAM RANGKAIAN
+5V
220 Ω
ENABLE
220 Ω
+5V DATA
+5V U2 4 5 NE555 VCC 3
100 kΩ +5V 1 µF 10 KΩ
7 DI5
1 A 2 B
00 01 U1 02 74LS164 03 04 8 CLK 05 06 9 CLR 07
220 Ω
220 Ω
220 Ω
6 THR GND 1 2 TRIG
220 Ω
+5V
CLOCK
RESET C1 10 nF
220 Ω
220 Ω
Page | 10
IV. PERALATAN DAN KOMPONEN Modul Digital
V.
: 1 buah
LANGKAH KERJA 1. Menghubungkan catu daya dengan menancapkan konektor ke board dan menyalakan catu daya nya. 2. Kemudian mengisi tabel, Enable
RST
Data
CLK
0
x
X
X
x
1
X
X
1
1
0
ON
1
1
1
ON
1
1
0
ON
1
1
1
ON
1
1
0
ON
1
1
1
ON
1
1
0
ON
1
1
1
ON
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
CLK : ON berarti menekan tombol push buttom CLOCK kemudian melepas.
Page | 11
VI. TABEL HASIL PENGAMATAN INPUT
OUTPUT
Enable
RST
Data
CLK
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
0
0
1
OFF
0
0
0
0
0
0
0
0
0
1
1
OFF
0
0
0
0
0
0
0
0
1
1
1
ON
1
1
1
1
1
1
1
1
1
1
0
ON
0
0
0
0
0
0
0
0
1
1
1
ON
1
1
1
1
1
1
1
1
1
1
0
ON
0
0
0
0
0
0
0
0
1
1
1
ON
1
1
1
1
1
1
1
1
1
1
0
ON
0
0
0
0
0
0
0
0
1
1
1
ON
1
1
1
1
1
1
1
1
1
1
1
ON
1
1
1
1
1
1
1
1
Page | 12
VII. ANALISA DATA
Page | 13
VIII. KESIMPULAN
Page | 14
Page | 15
Page | 16
TUJUAN .................................................................................................................................................. 3 MENGETAHUI CARA KERJA RANGKAIAN REGISTER (PIPO) .................................................................... 3 DASAR TEORI.......................................................................................................................................... 3 DIAGRAM RANGKAIAN .......................................................................................................................... 4 PERALATAN DAN KOMPONEN ............................................................................................................... 5 LANGKAH KERJA ..................................................................................................................................... 5 TABEL HASIL PENGAMATAN .................................................................................................................. 6 ANALISA DATA ....................................................................................................................................... 7 KESIMPULAN.......................................................................................................................................... 8
SIPO ( SERIAL INPUT PARALEL OUTPUT) ................................................................................................................. 9 I. II. III. IV. V. VI. VII. VIII.
TUJUAN .................................................................................................................................................. 9 DASAR TEORI.......................................................................................................................................... 9 DIAGRAM RANGKAIAN ........................................................................................................................ 10 PERALATAN DAN KOMPONEN ............................................................................................................. 11 LANGKAH KERJA ................................................................................................................................... 11 TABEL HASIL PENGAMATAN ................................................................................................................ 12 ANALISA DATA ..................................................................................................................................... 13 KESIMPULAN........................................................................................................................................ 14
Page | 1
LEMBAR PENGESAHAN Nomor Percobaan
: 07/Lab. Teknik Digital/LTK III/TK 3A/2018
Judul Percobaan
: PIPO, SIPO,
Nama
: BARITO S.R SIREGAR
Kelas
: TK – 3A
NIM
: 1705061032
Kelompok
: 4(KEEMPAT)
Nama Partner
: ARTA R. AMBARITA ERPITA SAMOSIR PAMI K. NADEAK
Tanggal Percobaan Instruktur
: :-
Ir. .Elferida Hutajulu, MT - Ir.Rina Anugrahwaty.MT Mengetahui.
Instruktur 1
(Ir.Elferida Hutajulu, MT)
Instruktur II
(Ir.Rina Anugrahwaty.MT)
Page | 2
PIPO ( PARALEL INPUT PARALEL OUTPUT) I.
TUJUAN 1. Mengetahui fungsi rangkaian Register (PIPO) 2. Mengetahui cara kerja rangkaian Register (PIPO)
II.
DASAR TEORI Register geser adalah suatu rangkaian yang menggunakan flip-flop yang saling disambung secara seri sehingga setiap bit yang disimpan di keluaran Q digeser ke flip-flop berikutnya. Pergeseran bit ini terjadi pada setiap pulsa clock. Pulsa-pulsa clock tersebut dikirim kesemua flip-flop dalam register, sehingga operasinya berjalan secara sinkron. Flip-flop jenis apapun yang operasinya sesuai (terpicu tepian) dapat dipakai. Register merupakan blok logika yang sangat penting dalam kebanyakan sistem digital. Register sering digunakan untuk menyimpan (sementara) informasi biner yang muncul pada keluaran sebuah matrik pengkodean. Disamping itu, register sering digunakan untuk menyimpan (sementara ) data biner yang sedang dikodekan. Maka register membentuk suatu kaitan yang sangat penting antara sistem digital utama dan kanal-kanal keluaran. Register yang paling sederhana terdiri dari satu flip-flop saja, yang berarti hanya dapat menyimpan data terdiri suatu bit bilangan biner saja yaitu 0 atau 1 oleh sebab itu untuk menyimpan data yang terdiri empat bit bilangan biner maka diperlukan empat buah flip-flop. Register geser merupakan kelas komponen yang sangat penting dalam semua tipe rangkaian digital. Karena keluaran flip-flop diubah hanya oleh pulsa clock yang datang sesudah masukan berubah, maka penghilangan pulsa clock (tegangan catu tetap ada) tidah mengubah keluaran flip-flop selama kondisi ini terjaga.Karena itu, setiap flip-flop dapat dipakai untuk menyimpan digit biner (bit) selama daya masih dikenakan dan pulsa-pulsa clock ditahan. Seperangkat bit dapat disimpan dalam register, dengan satu flip-flop untuk setiap bit. Register geser PIPO diperlihatkan pada gambar. dengan menggunakan flip-flop tipe D. Pada cara ini semua bagian register atau masing-masing flip flop diisi pada saat yang bersamaaan atau output masing-masing flip-flop akan respon Page | 3
sesuai data pada saat yang sama setelah diberikan sinyal input kontrol, dan biasanya menggunakan terminal set/reset bukan dengan pemberian clock.
Gambar : PIPO (Paralel Output Paralel Input)
Jika tidak ada pulsa clock yang dikenakan, bit tidak digeserkan dan pembacaan
di
terminal
dimasukkan.Pemakaian register
Q ini
adalah adalah
sama metode
dengan yang
apa
yang
menyenangkan
untuk menyimpan beberapa bit secara sementara. Jika diberi pulsa clock, setiap bit akan digeserkan satu tempat pada setiap pulsa clock.
III.
DIAGRAM RANGKAIAN
Page | 4
IV.
PERALATAN DAN KOMPONEN Modul Digital
V.
: 1 buah
LANGKAH KERJA 1. Menghubungkan catu daya dengan menancapkan konektor ke board dan menyalakan catu daya nya. 2.
Kemudian melakukan percobaan berikut, dengan mengatur saklar DIPSWITCH nya.
I0
I1
I2
I3
I4
I5
I6
I7
CLK
x
x
x
x
x
x
x
x
1
X
0
0
0
0
0
0
0
0
0
ON
1
1
1
1
1
1
1
1
0
ON
0
1
0
1
0
1
0
1
0
ON
1
0
1
0
1
0
1
0
0
ON
0
0
0
0
1
1
1
1
0
ON
3.
CLK ON berarti tombol push buttom CLOCK ditekan kemudian dilepas.
4.
Pada baris kedua dari tabel di atas, bagaimanakah kondisi dari D0 – D7 dan D0’ – D7’ dan seterusnya sampai baris keenam.
Page | 5
VI.
TABEL HASIL PENGAMATAN
INPUT
OUTPUT
OC
CLK
I7I6I5I4I3I2I1I0
D7D6D5D4D3D2D1D0
D7D6D5D4D3D2D1D0
1
0
11001100
00000000
00000000
1
11001100
00000000
00000000
2
11001100
00000000
00000000
0
10001000
11001100
00000000
1
10001000
10001000
11001100
2
10001000
10001000
10001000
0
10110001
10001000
10001000
1
10110001
10110001
10001000
2
10110001
10110001
10110001
0
00110110
10110001
10110001
1
00110110
00110110
10110001
2
00110110
00110110
00110110
0
01001101
00110110
00110110
1
01001101
01001101
00110110
2
01001101
01001101
01001101
0
10101010
01001101
01001101
1
10101010
10101010
01001101
2
10101010
10101010
10101010
0
10001100
10101010
10101010
1
10001100
10001100
10101010
2
10001100
10001100
10001100
0
00011001
10001100
10001100
1
00011001
00011001
10001100
2
00011001
00011001
00011001
0
0
0
0
0
0
0
Page | 6
VII.
ANALISA DATA
Page | 7
VIII.
KESIMPULAN
Page | 8
SIPO ( SERIAL INPUT PARALEL OUTPUT) I.
TUJUAN 1. Mengetahui fungsi rangkaian Register (SIPO) 2. Mengetahui cara kerja rangkaian Register (SIPO)
II. DASAR TEORI Register ini merupakan kebalika dari register PISO, jika seperti yang terlihat pada gambar berikut.
Gambar 5.5 SIPO (Serial Input Paralel Output)
Dalam tipe ini, data disajikan satu bit pada satu saat lalu digeser masuk pada setiap pulsa clock. Sesudah seperangkat pulsa clock lengkap, register menjadi penuh dan kandungannya dapat dibaca diterminal Q atau dikeluarkan melalui seperangkat saluran paralel. Dalam pengertian ini, dikeeluarkan berarti bahwa bit-bit tersebut dapat dipakai untuk mengoperasikan gerbang atau rangkaiaan lain, sementara registernya sendiri tidak mengalami perubahan karena tindakan ini. Dengan menggunakan register SIPO, bit-bit data yang sudah dipancarkan secara berurutan dari sebuah saluran dapat dikumpiulkan hingga membentuk satu “kata” dari beberapa bit.
Page | 9
III. DIAGRAM RANGKAIAN
+5V
220 Ω
ENABLE
220 Ω
+5V DATA
+5V U2 4 5 NE555 VCC 3
100 kΩ +5V 1 µF 10 KΩ
7 DI5
1 A 2 B
00 01 U1 02 74LS164 03 04 8 CLK 05 06 9 CLR 07
220 Ω
220 Ω
220 Ω
6 THR GND 1 2 TRIG
220 Ω
+5V
CLOCK
RESET C1 10 nF
220 Ω
220 Ω
Page | 10
IV. PERALATAN DAN KOMPONEN Modul Digital
V.
: 1 buah
LANGKAH KERJA 1. Menghubungkan catu daya dengan menancapkan konektor ke board dan menyalakan catu daya nya. 2. Kemudian mengisi tabel, Enable
RST
Data
CLK
0
x
X
X
x
1
X
X
1
1
0
ON
1
1
1
ON
1
1
0
ON
1
1
1
ON
1
1
0
ON
1
1
1
ON
1
1
0
ON
1
1
1
ON
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
CLK : ON berarti menekan tombol push buttom CLOCK kemudian melepas.
Page | 11
VI. TABEL HASIL PENGAMATAN INPUT
OUTPUT
Enable
RST
Data
CLK
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
0
0
1
OFF
0
0
0
0
0
0
0
0
0
1
1
OFF
0
0
0
0
0
0
0
0
1
1
1
ON
1
1
1
1
1
1
1
1
1
1
0
ON
0
0
0
0
0
0
0
0
1
1
1
ON
1
1
1
1
1
1
1
1
1
1
0
ON
0
0
0
0
0
0
0
0
1
1
1
ON
1
1
1
1
1
1
1
1
1
1
0
ON
0
0
0
0
0
0
0
0
1
1
1
ON
1
1
1
1
1
1
1
1
1
1
1
ON
1
1
1
1
1
1
1
1
Page | 12
VII. ANALISA DATA
Page | 13
VIII. KESIMPULAN
Page | 14
Page | 15
Page | 16
Related Documents
Data
July 2020 50
Data
May 2020 49
Data
December 2019 77
Data
November 2019 66
Data
June 2020 51
Data
November 2019 71More Documents from ""
(1)percobaan Data Transfer-1
August 2019 20
(1)percobaan_data_transfer-1.doc
August 2019 9
6 Most Active Volcanoes In The Philippines.docx
April 2020 4
Senarai Semak 1.1.docx
December 2019 35
Presentation Review Jurnal Kel 1.pptx
June 2020 5