Hasil Sisdig 4.docx

LAPORAN AKHIR PRAKTIKUM SISTEM DIGITAL

NAMA

: ONGKY SAPUTRA

NIM

: DBC 118 083

KELAS

:A

MODUL

: IV FLIP FLOP

JURUSAN TEKNIK INFORMATIKA FAKULTAS TEKNIK UNIVERSITAS PALANGKA RAYA 2018

BAB I TUJUAN DAN LANDASAN TEORI

I. TUJUAN 1. Mahasiswa dapat memahami karakteristik RS-FLIP FLOP, JK-FLIP FLOP 2. Mahasiswa dapat memahami fungsi clock pada rangkaian sekuensial

II. LANDASAN TEORI

FLIP FLOP Flip flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data sementara (latch) dimana bagian outputnya akan merespons input dengan cara mengunci nilai input yang diberikan atau mengingat input tersebut atau dapat digunakan untuk menyimpan informasi. Sebuah flip flop merupakan multivibratordwistabil. Sirkuit dapat dibuat untuk mengubah arus dengan sinyal yang dimasukkan pada satu atau lebih input control dan akan memiliki satu atau dua output. Ini merupakan elemen penyimpanan dasar pada logika sekuensial. Flip flop dan latch merupakan bangunan penting dalam system elektronik digital yang digunakan pada komputer, komunikasi dan tipe lain dari system. Flip flop dan latch digunakan sebagai elemen penyimpan data seperti penyimpanan data yang dapat digunakan untuk menyimpan memori, seperti sirkuit yang dijelaskan pada logika sekuensial. Flip flop dapat digunakan secara sederhana yaitu dengan menggunakan clock, sedangkan yang paling sederhana dinamakan latch.

JENIS–JENIS FLIP FLOP 1. RS Flip-Flop Flip flop SR merupakan rangkaian dasar untuk menyusun berbagai jenis flip flop yang lainnya. Flip flop SR dapat disusun dari dua gerbang NAND atau dua gerbang NOR.

RS Flip-Flop dengan gerbang NAND

RS- FLIP FLOP dengan gerbang NOR

2. RS flip flop dengan clock RS flip flop dengan clock merupakan pengembangan dari RS flip flop dengan menambahkan dua gerbang NAND pada RS flip flop dari gerbang NAND dan gerbang AND pada RS flip flop dari gerbang NOR yang bertujuan untuk masukan pemicu yang disebut dengan sinyal clock untuk mengubah nilai yang ada.

RS flip flop dengan clock 3. JK-Flip Flop

Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa. Pada SR-FF, jika kedua input S dan R-nya sama-sama beernilai 1, flip floptidak mampu merespons kondisi output berikutnya (pelajari lagi sifR-FF). Sebuah JK-FF dibentuk dari SR-FF dengan tambahan gerbang AND pada sisi input R-nya. Dengan tambahan tersebut, apabila input J1 akan membuat kondisi output berikutnya menjadi kebalikan dari kondisi output sebeluumnya. Keadaan ini

JK-Flip Flop 4. D flip flop Memiliki 1 input yang disebut D (data) serta 2 output yang disebut Q dan Q pada dasarnya D flip flop diperoleh dari SR flip flop yang salah satu inputnya didapat dengan mengkomplemenkan input yang lain yaitu menambahkan satu gerbang NOT pada masukan.

D flip flop

1 Periode = Tt + Tr

I.

ALAT DAN BAHAN 1. Digital Basic Trainer 2. Kabel-kabel pengubung

II. PROSEDUR PERCOBAAN

RS-FLIP FLOP 1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan gambar berikut

2. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada masing-masing S dan R. 3. Isikan data hasil percobaan pada tabel berikut

S 0 0 1 1

R 0 1 0 1

LED 1

LED 2

4. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan gambar berikut

5. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada masing-masing S dan R. 6. Isikan data hasil percobaan pada tabel berikut

S 0 0 1 1

R 0 1 0 1

LED 1

LED 2

7. Jelaskan mengapa kondisi S=1 dan R=1 disebut dengan kondisi terlarang ! 8. Buatlah kesimpulan dari percobaan SR-FLIP FLOP dengan gerbang NOR dan NAND dan jelaskan perbedaan penggunaan kedua gerbang tersebut pada RSFLIP FLOP

JK FLIP FLOP 1. Rangkailah gerbang-gerbang logika pada basic trainer kit sesuai dengan gambar berikut

2. J dan K sebagai masukan berilah input logika 1 dan 0 secara bergantian pada masing-masing J dan K. 3. Isikan data hasil percobaan pada tabel berikut SET

0

0

1

1

RESET

0

1

0

1

J

K

0

0

0

1

1

0

1

1

0

0

0

1

1

0

1

1

0

0

0

1

1

0

1

1

0

0

0

1

1

0

1

1

LED 1

LED 2

Keterangan

4. Berilah logika SET = 0 dan RESET = 0. Isikan data hasil percobaan ppada tabel berikut SIKLUS

CLOCK

J

K

LED 1

LED 2

Keterangan

1

2

0

1

1

1

1

1

0

1

1

1

1

1

5. Berdasarkan percobaan yang telah dilakukan : a. Jelaskan fungsi SET dan RESET b. Jelaskan kapan kondisi led 1 dan led 2 dalam kondisi Flip flop c. Jelaskan fungsi clock pada rangkaian flip flop d. Buatlah kesimpulan

BAB III PEMBAHASAN

1. Pada percobaan pertama kita merangkai rangkaian RS-FLIP FLOP dengan gerbang NOR seperti pada gambar berikut ini :

Pada rangkaian ini menggunakan dua buah gerbang NOR dengan dua masukan yang dilambangkan dengan Q dan Q1, dan juga menggunakan dua buah masukan yaitu S dan R juga dua buah keluaran yaitu di LED 1 dan LED 2. Input di S dihubungkan dengan input 1 di gerbang NOR yang pertama atau gerbang NORQ, output dari gerbang NOR-Q diinputkan lagi sebagai input 1 di gerbang NOR yang kedua atau gerbang NOR-Q1. Sedangkan pada input di R digunakan sebagai input 2 di gerbang NOR-Q1, output dari gerbang NOR-Q1 diinputkan sebagai input 2 di gerbang NOR-Q. Output dari kedua gerbang tersebut selain diinputkan ke masing-masing gerbang yang berbeda, juga digunakan sebagai output yang dihubungkan ke LED 1 dan LED 2. Output dari gerbang Q sebagai output untuk LED 1 dan output dari gerbang Q1 sebagai output untuk LED 2. Kemudian diberi input logika 1 dan 0 secara bergantian pada masingmasing S dan R dan mengisikan data hasil percobaan pada table berikut : S 0 0 1 1

R 0 1 0 1

LED 1 0 1 0 0

LED 2 1 0 1 0

AWAL MULA 0 1 1 0 0 1 0 0

2. Pada rangkaian yang kedua ini adalah merangkai rangkaian RS FLIP FLOP dengan gerbang NAND seperti pada gambar berikut :

Pada rangkaian ini menggunakan dua buah gerbang NAND dengan dua masukan yang dilambangkan dengan U1 dan U2, dan juga menggunakan dua buah masukan yaitu S dan R juga dua buah keluaran yaitu di LED 1 dan LED 2. Input di S dihubungkan dengan input 1 di gerbang NAND yang pertama atau gerbang NAND-U1, output dari gerbang NAND-U1 diinputkan lagi sebagai input 1 di gerbang NAND yang kedua atau gerbang NAND-U2. Sedangkan pada input di R digunakan sebagai input 2 di gerbang NAND-U2, output dari gerbang NAND-U2 diinputkan sebagai input 2 di gerbang NAND-U1. Output dari kedua gerbang tersebut selain diinputkan ke masing-masing gerbang yang berbeda, juga digunakan sebagai output yang dihubungkan ke LED 1 dan LED 2. Output dari gerbang U1 sebagai output untuk LED 1 dan output dari gerbang U2 sebagai output untuk LED 2. Kemudian diberi input logika 1 dan 0 secara bergantian pada masingmasing S dan R dan mengisikan data hasil percobaan pada table berikut : S 0 0 1 1

R 0 1 0 1

LED 1 1 1 0 0

LED 2 1 0 1 1

AWAL MULA 1 1 1 0 0 1 0 1

Kondisi terlarang yaitu keadaan yang tidak diperbolehkan dimana kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0. Kondisi memori yaitu

saat S=1 dan R=1, output Q dan Q not akan menghasilkan perbedaan yaitu jika Q=0 maka Q not=1 atau sebaliknya jika Q=1 maka Q not=0. Dari kedua percobaan tersebut dapat disimpulkan bahwa pada rangkaian RS-FLIP FLOP dengan gerbang NOR dan RS-FLIP FLOP dengan gerbang NAND terdapat kesamaan pada keluaran yaitu pada saat S=0 dan R=1 menghasilkan LED 1= 1 dan LED 2= 0 dan pada saat S=1 dan R=0 menghasilkan LED 1= 0 dan LED 2= 1.

3. Percobaan ketiga membuat rangkaian JK FLIP FLOP sesuai dengan gambar berikut

Setelah di simulasikan rangkaian tersebut pada trainer kemudian di berikan masukan 0 dan 1 pada masing-masing SET, RESET, J dan K secara bergantian. Kemudian diisikan pada table hasil percobaan berikut ini

SET

RESET

J

K

LED 1

LED 2

0

0

0

0

1

1

Keterangan

0

1

1

0

1

1

0

1

1

1

1

0

1

1

1

1

1

1

0

0

1

0

0

1

1

0

1

0

1

0

1

1

1

0

0

0

0

1

0

1

0

1

1

0

0

1

1

1

0

1

0

0

0

1

0

1

0

1

1

0

0

1

1

1

0

1

Pada saat SET=0, RESET=0, Jdan K pada kondisi apapun maka LED 1 dan LED 2 bernilai 1. Sedangkan pada saat SET=1 dan RESET=1 keadaan tersebut disebut keadaan terlarang dikarenakan Q dan Q’ bernilai sama.

4. Pada percobaan keempat yaitu membuat rangkaian JK-FLIP FLOP dengan menggunakan masukan J, K dan clock, dan dengan output LED 1 dan LED 2. Pada percobaan ini masukan J dan K sudah ditentukan dengan hanya menggunakan input logika 1. Pada masukan clock diberi input 1 dan 0 secara bergantian. SIKLUS 1 2

CLOCK 0 1 0 1

J 1 1 1 1

K 1 1 1 1

LED 1 1 1 1 1

LED 2 1 1 1 1

Keterangan

Pada siklus yang pertama pada saat clock=0 LED 1 akan bernilai 1 dan LED 2 bernilai 0 dan pada saat clock=1 LED 1 akan tetap bernilai 1 dan LED 2 juga tetap

bernilai 0. Pada siklus kedua pada saat clock=0 LED 1 akan bernilai 0 dan LED 2 bernilai 1 dan pada saat clock=1 LED 1 akan tetap bernilai 0 dan LED 2 juga tetap bernilai 1. Dari percobaan tersebut dapat disimpulkan bahwa LED 1 dan LED 2 akan mengalami flip flop pada saat clock bernilai 0. Berdasarkan kondisi yang diujikan yaitu : a. Set adalah suatu kondisi inputan yang mengakibatkan output Q bernilai 1 saat dipicu, apapun kondisi sebelumnya. b. Reset adalah suatu kondisi inputan yang mengakibatkan output Q bernilai 0 saat dipicu, apapun kondisi sebelumnya. c. Kondisi LED 1 dan LED 2 dalam keadaan FLIP FLOP pada SET=0 dan RESET=0. d. Fungsi

clock

pada

rangkaian

FLIP

FLOP

adalah

untuk

menyerempakkan inputan yang diberikan dan untuk memicu FLIP FLOP bekerja.

BAB IV KESIMPULAN

Flip flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data sementara (latch) dimana bagian outputnya akan merespons input dengan cara mengunci nilai input yang diberikan atau mengingat input tersebut atau dapat digunakan untuk menyimpan informasi. Sebuah flip flop merupakan multivibratordwistabil. Sirkuit dapat dibuat untuk mengubah arus dengan sinyal yang dimasukkan pada satu atau lebih input control dan akan memiliki satu atau dua output. Ini merupakan elemen penyimpanan dasar pada logika sekuensial. Flip flop dan latch merupakan bangunan penting dalam system elektronik digital yang digunakan pada komputer, komunikasi dan tipe lain dari system. Jenis–jenis flip flop adalah : 1. RS Flip-Flop 2. RS flip flop dengan clock 3. JK-Flip Flop 4. D flip flop

LAMPIRAN

1. Percobaan pertama

Gambar 6.1 RS-FLIP FLOP dengan gerbang NOR

Gambar 6.2 RS-FLIP FLOP dengan gerbang NOR pada Trainer

S

R

LED 1

LED 2

0

0

0

1

0

1

1

0

1

0

0

1

1

1

0

0

Tabel Hasil Percobaan 2. Percobaan kedua

Gambar 6.3 RS-FLIP FLOP dengan Gerbang NAND

Gambar 6.4 RS-FLIP FLOP dengan gerbang NAND pada Trainer

S

R

LED 1

LED 2

0

0

1

1

0

1

1

0

1

0

0

1

1

1

0

1

Tabel Hasil Percobaan Kedua

3. Percobaan JK Flip Flop

Gambar 6.5 Input 0-0-0-0

Gambar 6.6 Input 0-0-0-1

Gambar 6.7 Input 0-0-1-0

Gambar 6.8 Input 0-0-1-1

Gambar 6.9 Input 0-1-0-0

Gambar 7.0 Input 0-1-0-1

Gambar 7.1 Input 0-1-1-0

SET

RESET

0

0

0

1

1

0

1

1

SIKLUS

CLOCK 0 1 0 1

1 2

J 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

Gambar 7.2 Input 0-1-1-1

K LED 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 Tabel Hasil Percobaan

LED 2 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1

Keterangan

J K LED 1 LED 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Tabel Hasil Percobaan Ketiga

Keterangan