Sixth Classed 2

UNIVERSIDAD NACIONAL DE COLOMBIA

Ingeniería Electrónica

ng. Jhon Jairo RamírezEcheverry

1

Circuitos lógicos combinacionales Análisis

2

Circuitos lógicos combinacionales Análisis  Lógica

Combinacional (4)  Análisis de Circuitos Combinacionales (6)

 Cargabilidad

de salida  Niveles activos (28)  Taller de la clase (30)

(25)

3

Circuito combinacional Un circuito combinacional es un conjunto de compuertas lógicas interconectadas, cuya salida, en un momento dado, es función solamente de los valores de las entradas en ese instante. En general, un circuito combinacional consiste de n entradas binarias y m salidas binarias. 4

Circuito combinacional . . . n

Circuito lógico

. . . m

La forma como un circuito combinacional responde ante un conjunto de entradas, se conoce (3) como Lógica del circuito. 5

Análisis de Circuitos combinacionales El análisis de circuitos combinacionales consiste en determinar a partir del esquema circuital la lógica de funcionamiento de éste. Para ello se usan principalmente tres herramientas: La expresión de Boole del circuito(7), la tabla de verdad (13) y los diagramas de tiempo (19) (3) 6

Análisis Booleano de circuitos lógicos El algebra de Boole permite expresar matemáticamente el funcionamiento de un circuito lógico formado por una combinación de compuertas lógicas, de tal forma que la salida puede determinarse por la combinación de los valores de entrada. 7

Expresión de Boole de un circuito

Consiste en:  Escribir las expresiones lógicas de cada una de las compuertas  Tomar como entradas de cada una de ellas las variables simples o las salidas de compuertas anteriores  Realizar un recorrido de izquierda a derecha hasta llegar a la salida o salidas finales de todo el diseño.

8

Expresión de Boole de un circuito Ejemplo 1: Determine la expresión de Boole para el siguiente circuito combinacional. A.B C = A.B+(A+B)’ (A+B)’

Ejemplo 2: Determine el circuito a partir de la expresión de Boole. C = (A.B.C)’+A’.C’

9

Expresión de Boole de un circuito Una vez se tiene la expresión lógica se puede:  Manipular la expresión algebraica  Determinar la salida para diferentes combinaciones de entrada (Ver tabla de verdad)  Llegar a expresiones algebraicas estándar (Ver SOP y POS) 10

Expresión de Boole de un circuito Manipular algebraica:

la

expresión

Ej: C = A.B+(A+B)’ C = A.B+(A’.B’) C = (A.B+A’).(A.B+B’) C = (B +A’).(B’+A) 11

Expresión de Boole de un circuito ≡

(6) 12

Tabla de verdad Listado de todas las posibles combinaciones de datos que pueden presentarse a la entrada de un circuito y su respectiva salida. Se puede obtener directamente del circuito o desde la expresión Booleana 13

Tabla de verdad Ejemplo:

f(x,y) = x + y M0

x y x+y 0 0 0

f(x,y) = x · y m0

x y x.y 0 0 0

M1

0 1

1

m1

0 1

0

M2

1 0

1

m2

1 0

0

M3

1 1

1

m3

1 1

1

14

Tabla de verdad Ejemplo: Determine la tabla de verdad para el siguiente circuito combinacional.

15

Tabla de verdad A partir del circuito: 0011

0001 1001

0101

1000

16

Tabla de verdad A partir de la expresión de Boole: f(A,B) = A.B+(A+B)’ A

B

A.B

(A+B)’ C =A.B+(A+B)’

0

0

0

1

1

0

1

0

0

0

1

0

0

0

0

1

1

1

0

1

17

Tabla de verdad A partir de la expresión de Boole: f(A,B) = (B +A’).(B’+A) A

B

A’

B+A’

B’

B’+A

f(A,B)

0

0

1

1

1

1

1

0

1

1

1

0

0

0

1

0

0

0

1

1

0

1

1

0

1

0

1

1

Plantear otro ejemplo a partir del circuito

(6) 18

Diagrama de tiempos (Análisis dinámico) Gráfica que muestra cómo responde un circuito lógico frente a un patrón de señales de entrada que varían en el tiempo 19

Diagrama de tiempos (Análisis dinámico ideal) ideal Ejemplo: f(A,B) = (B +A’).(B’+A) IN’s

B A

OUT

c

Tiempo 20

(Análisis dinámico real) real Tiempos de transición de la señal de salida del circuito (tr y tf) 

 Resistencia

de ON del transistor  Capacitancia de carga (parásitas)

21

(Análisis dinámico real) real 

Retardo de propagación

(tpHL y tpLH):

Tiempo que requiere la señal de entrada para producir un cambio a la salida  Física de los semiconductores  Entorno del circuito (C de IN, Carga de salida, tr y tf señal de IN) Llamado también td (Time delay) delay 22

(Análisis dinámico real) real 

Retardo de propagación 2.4 ns

(tpHL y tpLH):

2.4 ns

1.4 ns

Nivel 1

Nivel 2 23

(Análisis dinámico real) real Ejemplo: f(A,B) = (B +A’).(B’+A) IN’s

B A

OUT

c

IN’s

B

tpLH

tpLH=3.8ns

A

OUT

c

tpLH

tpLH=tr + 3.8ns

(6) 24

Cargabilidad de salida (Fan-out) El fan-out de una compuerta es la cantidad de entradas que puede controlar la compuerta sin exceder sus especificaciones de carga (Caso extremo)  Se analiza para ambos estados ON y OFF 

25

Cargabilidad de salida (Fan-out) Estado ON IOH

IIH

IIH

IIH

Otras compuertas

Estado OFF IOL

IIL

IIL

IIL

Otras compuertas 26

Cargabilidad de salida (Fan-out) Ejemplo: Para compuertas TTL IOH= 400 μA IOL= 16 μA IIH= 40

μA

IIL= 1.6 μA

Sol. Fan-out “ON” =400μA/40μA = 10 gates Fan-out “OFF”=16μA/1.6μA = 10 gates CMOS => Fan-Out aprox. De 50 gates (3) 27

Niveles activos Una señal es ALTO activa si realiza la acción nombrada o denota la condición nombrada cuando está en nivel alto o “1”

Puerta Ventana

+

ALARMA

28

Niveles activos Una señal es BAJO activa si realiza la acción nombrada o denota la condición nombrada cuando está en nivel bajo o “0” Puerta Ventana

+

ALARMA

(3) 29

Taller de la clase 1. Determine la expresión de Boole para los siguientes circuitos y luego hálleles la tabla de verdad.

Circuito a

Circuito b 30

Taller de la clase Circuito c

31

Taller de la clase 2.

Dibuje el diagrama de temporización para las salidas de los 3 circuitos del punto 1, a partir de las señales de entrada que se proponen:

IN’s

A

B

C OUT

Y 32

Taller de la clase 3. Dibuje un diagrama de temporización para la entrada A de de los circuitos a y b del punto 1, con el fin de obtener la señal de salida que se propone: IN’s

A

B

C OUT

Y 33

4.

Taller de la clase

En una hoja de datos de los integrados 74HC00, 74HC02, 74HC08 averigüe los valores de tpHL y tpLH

5. Para las mismas referencias anteriores determine el fan-out de cada compuerta (ON y OFF). 6. Emplee el teorema de Morgan para complementar la siguiente función y calcule el tiempo de respuesta total, si el tiempo de propagación es 1 tp para la NOT y 2 tp para OR y AND. ¿Es este tiempo el mínimo?.

f ( a , b, c ) = a + b ⋅ ( c + a ⋅ b )

34

Taller de la clase 6.

Diseñe un circuito con las compuertas lógicas vistas de tal manera que produzca la salida que corresponda con el enunciado. Así mismo ilustre los nombres de las entradas y salida de acuerdo con el nivel activo que se propone a) Si no tiene clase y tiene dinero vamos al cine. b) Te hace el favor si eres decente o le llevas chocolates. c) No te rechazan si no eres mayor de 40 años ni tienes hijos

35

Actividades Post-clase

36