Sistemas Digitales Final 4.docx

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS Decana de América FACULTAD DE ING. ELECTRÓNICA Y ELECTRICA

EXPERIMENTO N° 4:

MEMORIA SRAM

INTEGRANTES

 Morales Vela, Erick  Piscoya Andrade, Luis

 Cueva Gonzales, Alexis CURSO

: Sistemas Digitales

GRUPO/HORARI O

: G4 / Martes 14 – 16 horas

FECHA DE REALIZACIÓN

: 02/10/2018

FECHA DE ENTREGA

: 09/09/2018

PROFESOR

: Ing. Guillermo Tejada M.

CONTENIDO

RESUMEN..............................................................................................1 OBJETIVOS............................................................................................1 DATOS...................................................................................................1 ANALISIS DEL CIRCUITO........................................................................2 RESULTADOS.........................................................................................5 Modo escritura:.........................................................................................................................................5 Modo lectura:............................................................................................................................................5 Resultados y análisis de resultados:..........................................................................................................6 Implementación con un FF JK y puertas lógicas un contador ascendente que cuente desde 00b hasta 11b.............................................................................................................................................................8 Simulación:.................................................................................................................................................9

CONCLUSIONES:.................................................................................11 APÉNDICE...........................................................................................12

RESUMEN

En este experimento comprobamos el funcionamiento de la memoria SRAM, partimos implementando el circuito entregado por el profesor y que lo mostraremos más adelante. Luego, una vez implementado, utilizamos la memoria para escribir y leer los datos guardados, la cual es su principal función, después cambiamos el dip switch por un contador que nos generara las entradas automáticamente y mostrara los datos almacenaos de manera simultánea.

OBJETIVOS



Leer y escribir en una memoria SRAM mediante el manejo manual de sus pines de dirección, control y datos.

DATOS

      

Memoria SRAM 6116 Integrado 74S04 Integrado 74LS08 Integrado 74LS112 Integrado 74LS244 Display 7 segmentos cátodo común Resistores de 1KΩ, 220Ω

ANALISIS DEL CIRCUITO Para el análisis del circuito mostrado es necesario conocer en primer lugar la función que cumple cada pin de los circuitos integrados; para esto, será necesario revisar el Data Sheet de cada C.I.(el datasheet se mostrara en el apéndice) , luego de conocer la función de cada pin será necesario separar por bloques el circuito para de esta manera facilitar el análisis. Ahora se empieza con el análisis por bloques del circuito:

Se empezará con el análisis de la selección de líneas de direcciones:

FIG. N°1 – LINEAS DE DIRECCION

Para el circuito solo se necesitará 4 direcciones puesto que se quiere guardar la palabra “HOLA”, esto entonces significa que los demás pines de dirección se pondrán en 0 lógico (tierra).

Ahora se explicará los pines de control de la memoria:

FIG. N°2 - CONTROL DE MEMORIA

SW1

SW2 PTO. 1

Cuando está en ON la memoria cumplirá la función de guardar la información, esto indicaría que los pines I/O funcionarán como ingreso de datos. Cuando está en OFF la memoria nos mostrará la información antes guardada, entonces los pines I/O funcionarán como salida de datos. Para el caso de la experiencia es necesario que el SW2 este en ON, entonces la memoria funcionará en todo momento. El punto también servirá para controlar a los buffers del C.I 74LS244.

Ahora se explicará la función del circuito 74LS244:

FIG. N°3 – PINES DEL BUFFER

74LS244 ACTIVADO 74LS244 DESACTIVADO

El bloque de buffers se activará cuando el punto 1 está en 0 lógico Entonces se “escribirá” en la memoria, es decir esta dejará pasar los estados del juego resistencias que se muestran en la figura. El bloque de buffers se desactivará cuando el pto.1 está en 1 lógico, entonces “bloqueará” el paso de los estados que se presentan en el juego de resistencias.

Ahora se mostrará el funcionamiento del display (no menos importante):

FIG. N°4 – DISPLAY

El display nos mostrará los datos así guardemos o leamos la información, esto es importante ya que indicará si la información que estamos guardando es correcta.

RESULTADOS

Selector de bits de dirección

Buffers

Read/

´ write

Habilitador de memoria

Datos de entrada para el modo escritura

FIG N°5. ESQUEMA PARA EMPLEAR MODO ESCRITURA:

-

Necesitamos habilitar la memoria y seleccionar la dirección a donde se mandará los datos.

-

luego colocar los datos los cuales serán almacenados, pero por el momento los buffers todavía no se encuentran habilitados por lo que no se mostraran en el display.

-

Una vez habilitado el modo escritura este hará que los buffers se habiliten y trasladen a información hacia la memoria en la cual se almacenara.

-

Para completar este modo se debe conmutar del modo escritura el cual es el estado vigente al modo de lectura.

MODO LECTURA:

-

Una vez que tenemos los datos almacenados en las direcciones solo es necesario habilitar el modo lectura.

-

Al habilitar el modo lectura este hará que los buffers se inhabiliten y no permitan en paso de información hacia la memoria.

-

El display mostrara la letra formada por los datos almacenados en la memoria y en la dirección escogida.

RESULTADOS Y ANÁLISIS DE RESULTADOS:

En este caso escribimos los datos 1110110 en la dirección 00 para luego leerlos y comprobar que se almacenaron en la memoria y su respectiva dirección.

Luego de almacenar la letra H en la memoria, habilitamos el modo lectura y cambiamos los bits de dirección a otro lugar de almacenamiento en este caso el 01 y cambiamos los bits de datos a 0111111 para luego habilitar el modo lectura y que este se almacene en la nueva dirección

Después de guardar O en la memoria, habilitamos el modo lectura y cambiamos los bits de dirección en 01 y cambiamos los bits de datos a 0111000 para luego habilitar el modo lectura y que este se almacene en la nueva dirección.

Después de guardar L en la memoria, habilitamos el modo lectura y cambiamos los bits de dirección en 11 y cambiamos los bits de datos a 1110111 para luego habilitar el modo lectura y que este se almacene en la nueva dirección. Una vez realizada estas acciones se comprueba colocando el circuito al modo lectura y cambiando los bits de dirección, observando a la vez al display el cual cambiara a la letra guardada en cada dirección.

IMPLEMENTACIÓN CON UN FF JK Y PUERTAS LÓGICAS UN CONTADOR ASCENDENTE QUE CUENTE DESDE 00B HASTA 11B. La realización de la experiencia hasta el momento se ha concentrado en la escritura y lectura de una palabra “HOLA” para la cual se ha necesitado el uso de 4 direcciones de la memoria de 4 bytes. La implementación de un contador ascendente se lleva a cabo con el fin de leer nuestra memoria en forma secuencial: H-O-L-A.

FIG. N°2. DI6GRAMA DE TIEMPOS DE LA MEMORIA Al utilizar solo dos pines de dirección de la memoria se ha implementado la siguiente tabla: TABLA N°1 – ENTRADA Y SALIDA DE LA MEMORIA Direcció n A1 A0 0 0 1 1

0 1 0 1

Palabra D 7 x x x x

D 6 1 0 0 1

D 5 1 1 1 1

D 4 1 1 1 1

D 3 0 1 1 0

Letr a D 2 1 1 0 1

D 1 1 1 0 1

D 0 0 1 0 1

H O L A

Donde para cada letra es necesario una dirección especifica. Ahora, se hará uso de un contador, en nuestro caso un contador asíncrono, para obtener en forma ascendente las direcciones mostradas en la tabla, es decir ir desde 00 hasta 11 con las entradas de A1 y A0.

FIG. N°7 – CONTADOR

La forma de onda de las salidas para Q0 y Q1 donde estas salidas representan a A0 y A1 respectivamente son:

FIG. N°8 – DIAGRAMA DE TIEMPO DEL CONTADOR Con el siguiente contador ascendente se controlará de forma automática la aparición de las letras. En una forma secuencial el bus de direcciones irá cambiando para que cada letra se muestra en la dirección específica donde se ha guardado.

FIG. N°9 – SALIDAS DEL CONTADOR

SIMULACIÓN: Siendo el canal A, la salida para A0 y el canal B la salida para A1. Las señales mostradas en el osciloscopio representan a dichas salidas respectivamente. Tomando inicio el eje 0, podemos observar que nuestra señal cumple con la tabla respectiva para el funcionamiento de un contador ascendente.

FIG. N°10 – SIMULACION DL CONTADOR

FIG. N°11 – SEÑAL SIMULADA DE LA SALIDA DEL CONTADOR Ahora realizaremos este diseño en el laboratorio, donde se espera poder cumplir el objetivo de esta guía.

Conectados los respectivos pines del osciloscopio a nuestro circuito podemos observar y comprobar el funcionamiento de nuestro contador ascendente, el cual ha sido conectado directamente a los pines de direcciones de la memoria SRAM.

FIG. N°12 - IMPLEMENTACIÓN DEL CIRCUITO CON UN CONTADOR ASCINCRONO

FIG. N°13 - SEÑALES DEL CONTADOR ASCENDENTE

CONCLUSIONES:

-

Se demostró experimentalmente el proceso de escritura y lectura de una memoria SRAM mediante el almacenamiento de datos en dicha memoria, mediante la ayuda de buffers que se habilitaban para cada modo (escritura/lectura) respetando el orden de las acciones de acuerdo con el diagrama de tiempos mostradas en la hoja de la experiencia la cual esta anexada en el informe.

-

También se pudo comprobar la volatilidad de dicha memoria, pues al quitarle la conexión a la fuente los datos almacenados se borran volviendo a un estado diferente cuando se vuelve a conectar y colocándolo en modo lectura demostrando así el borrado de los datos.

-

El uso de un contador ascendente nos ayuda en el manejo de lectura de la memoria, esto se realiza de forma automática gracias al uso del generador de señales el cual a su vez nos evita realizar un manejo manual de los pines de dirección como también de control.

-

Alexis me llega a la punta del webo.

-

Se concluyó además que el uso de un buffer triestado octal nos puede ser de mucha ayuda al momento de ingresar los datos. Donde la habilitación del buffer es dependiente de si se realiza una escritura o lectura de datos.

APÉNDICE

Ciclo de lectura

Ciclo de escritura:

DATASHEET DE LA MEMORIA SRAM 6116 DIAGRAMA DE BLOQUES:

CONFIGURACION Y DESCRIPCION DE LOS PINES: