Ejercicios I Familia Lógica Ttl Y Cmos.docx

USCO INGENERIA ELECTRONICA ELECTRONICA DIGITAL EJERCICIOS

16-09-17

Los ejercicios propuestos se deben presentar escritos con lapicero, se deben encabezar con: nombre de la Universidad, nombre del programa, nombre del curso, nombre y código del estudiante y la fecha. Se debe transcribir el texto de los ejercicios. Los ejercicios se deben entregar el martes 18 de septiembre. 1. Para la compuerta NAND de la subfamilia Schottky (74S) mostrada en la figura 8.12 del libro de Tocci de la décima edición, mediante cálculo demostrar la razón por la cual el transistor Q4 no es Schottky. 2. Para la compuerta NAND del problema anterior, explicar brevemente la razón por la cual el tpLH es reducido. 3. Para el circuito mostrado de lógica alambrada, calcular el valor de RP para máxima velocidad de operación. Hacer uso de las tablas 8-6 y 8-7 del libro de Tocci de la décima edición. 4. Haciendo uso de las tablas 8-9 y 8-12 del libro de Tocci de la décima edición, calcular en forma aproximada la resistencia de encendido de los transistores de canal P y canal N en la lógica CMOS de la serie HC. 5. Dibujar el circuito lógico de una compuerta OR CMOS de tres entradas con salida tipo drenaje abierto (usar el símbolo para los transistores).