Podstawy Technologii Komputerowych dr inż. Krzysztof MURAWSKI mgr inż. Józef TURCZYN Tel.: 6837752, E-mail:
[email protected] 1
Układy pamięciowe statyczne i dynamiczne
2 © K. MURAWSKI, J. TURCZYN
Rodzaje pamięci
Pamięci półprzewodnikowe magnetyczne magnetooptyczne i optyczne 3 © K. MURAWSKI, J. TURCZYN
Podział pamięci półprzewodnikowych >> dokonany pod względem metody kodowania informacji <<
Pamięci półprzewodnikowe
analogowe
cyfrowe
informacja kodowana w postaci słów binarnych
informacja kodowana w postaci poziomów napięcia
4 © K. MURAWSKI, J. TURCZYN
Cechy pamięci półprzewodnikowych Wybrane cechy pamięci półprzewodnikowych: pojemność pamięci, wyraż. w bitach lub bajtach; trwałość przechowywania informacji; reakcja na odłączenie źródła zasilania; sposób adresowania komórek pamięci; rodzaj dostępu do przechowywanej informacji; czas dostępu – czas potrzebny do wpisania lub odczytania jednego słowa informacji; czas cyklu – min. przedział czasu pomiędzy dwoma kolejnymi odwołaniami do pamięci. 5 © K. MURAWSKI, J. TURCZYN
Pamięci półprzewodnikowe cyfrowe SRAM: SRAM
- Static RAM, - Synchronous SRAM, - Asynchronous SRAM; CAM - Contact Addressable Memory; RADHard - Radianion Hardened – accept a higher dose of radiation without failure. UtRAM - Uni-Transistor Random Access Memory; MCP Mem. - Multi Chip Package Memory;
6 © K. MURAWSKI, J. TURCZYN
Pamięci półprzewodnikowe cyfrowe DRAM:
FPM - Fast Page Mode; EDO - Extended Data Out; BEDO - Burst EDO; SDRAM - Synchronouse DRAM; ESDRAM - Enhanced Synchronous DRAM; RDRAM - Rambus DRAM; SLDRAM - Synchronous – Link DRAM; DDR SDRAM - Double Data Rate SDRAM (Dual Edge Rate). 7 © K. MURAWSKI, J. TURCZYN
Pamięci półprzewodnikowe cyfrowe EPROM:
MROM OTPROM PROM EPROM EEPROM
- Mask ROM; - One Time Programable PROM. - Programable ROM; - Erasable PROM; - Electrically Erasable PROM; (E2PROM)
8 © K. MURAWSKI, J. TURCZYN
Pamięci półprzewodnikowe cyfrowe Inne:
SGRAM - Synchronous Graphic RAM; VRAM - Video RAM (Dual Ported); PBRAM - Pipelined Burst RAM; FCRAM - Fast Cycle RAM; FLASH - „pamięć błyskowa”; FRAM - Feroelectric RAM (non-volatile RAM); NVRAM - Non-volatile RAM; NOR RWW FLASH (Intel 1988 rok); NAND RWW FLASH (Samsung 1989 rok). 9 © K. MURAWSKI, J. TURCZYN
Dostęp do informacji
Wprowadzanie Wyprowadzanie informacji informacji równoległe równoległe szeregowe równoległe szeregowe szeregowe równoległe szeregowe 10 © K. MURAWSKI, J. TURCZYN
Pamięci półprzewodnikowe
Przedmiotem dalszego zainteresowania będą pamięci półprzewodnikowe cyfrowe, a więc takie, które zapamiętują informację w postaci słów binarnych.
11 © K. MURAWSKI, J. TURCZYN
Podział pamięci półprzewodnikowych >> dokonany pod względem ulotności informacji <<
Pamięci półprzewodnikowe
Pamięci o dostępie swobodnym.
RAM (ang. Random Access Memory) Możliwe operacje zapisu i odczytu do/z pamięci.
ROM (ang. Read Only Memory) Tylko odczyt pamięci. 12
© K. MURAWSKI, J. TURCZYN
Podział pamięci RAM
Pamięć RAM
Statyczna (SRAM) Dynamiczna (DRAM) ang. Static RAM
ang. Dynamic RAM
NVRAM ang. NonVolatile RAM 13 © K. MURAWSKI, J. TURCZYN
Pamięć SRAM a DRAM Zakładając, że do układu dołączone jest napięcie zasilania: pamięć SRAM – pamięć statyczna RAM – nie traci informacji w funkcji czasu; pamięć DRAM – pamięć dynamiczna RAM – traci informację w funkcji czasu, wymaga odświeżania. Klasyczne pamięci RAM i DRAM tracą informację po odłączeniu napięcia zasilania. 14 © K. MURAWSKI, J. TURCZYN
Pamięci półprzewodnikowe
W pamięciach półprzewodnikowych cyfrowych jedna komórka pamiętająca zapamiętuje (na ogół) jeden bit informacji.
15 © K. MURAWSKI, J. TURCZYN
Budowa komórki pamięci SRAM Komórka pamięci bipolarnej RAM
LB
VCC = 3.5V
R1
„1” Linia słowa
T2 VEE = 0.5V
R3
Wzmacniacz K u odczytu „1”
przerzutnik SR
R2
T1
R4
LB
LB
Para linii bitu
Linia bitu
Komórka pamięci CMOS/RAM
„0”
T5
„1”
R1
R2
T6
„0”
T1 T2
3V 0.3V
VDD
Linia bitu
Wybór
LB
Para linii bitu
Linia słowa
Wybór kolumny
Brak wyboru Ku
Wzm. zap. © K. MURAWSKI, J. TURCZYN
D in
Wzm. odczytu
Ku
D out
Ku
D in 16
Budowa komórki pamięci SRAM Para linii bitu VCC = 3.5V
R1
R2
„1”
„0”
T1
T2
przerzutnik SR Wybór 3V
Linia słowa VEE = 0.5V
R3
Wzmacniacz odczytu
LB
Linia bitu
Linia bitu
LB
R4
Ku
0.3V Brak wyboru
OE
„1”
Dout © K. MURAWSKI, J. TURCZYN
Din WE
17
Pamięć SRAM – HM62256B Oznaczenie końcówek: A0 ÷ A14 – l. adresowe; I/O0 ÷ I/O7 – we/wy; CS – wybór układu; WE – zezw. zapisu; OE – zezw. odczytu; NC – niepodłączony; VCC – zasilanie; VSS – masa. 18 © K. MURAWSKI, J. TURCZYN
Odczyt informacji z pamięci >> HM62256B <<
19 © K. MURAWSKI, J. TURCZYN
Odczyt informacji z pamięci >> HM62256B <<
20 © K. MURAWSKI, J. TURCZYN
Zapis informacji do pamięci
21 © K. MURAWSKI, J. TURCZYN
Zapis informacji do pamięci
22 © K. MURAWSKI, J. TURCZYN
Rozkład wyprowadzeń
23 © K. MURAWSKI, J. TURCZYN
Budowa komórki pamięci DRAM CS – kondensator informacyjny, typowo 40•10-15F;
Linia wiersza
CL – pojemność linii bitowej;
CL CS
CL ≈ 10 CS
T
Linia kolumny 2 ( bitu)
Linia kolumny 1 ( bitu)
UDD T1 – WŁ. wzmacniacze
T1 I2
I1 T2
T2 – WŁ. przerzutnik
Fazy pracy kom. pam. DRAM: Φ1 → T1 zwiera I1; I1 pracuje w zakresie liniowym jako wzm. napięciowy Φ2 → wybór linii wiersza; Φ3 → T2 zamyka pętlę „+” sprz. zwrotnego tworząc przerzutnik z I1 i I2. 24
© K. MURAWSKI, J. TURCZYN
Budowa komórki pamięci DRAM φP
D
VDD
VDD
CP A0 ⎫ M ⎪⎪ An ⎬⎪ RAS ⎪⎭
D
Wstęp. ładow. CP i wyrówn. potencjałów na liniach D i D. Komórka pamiętająca.
CP
2
Reference (Dummy) cell.
WL VDD
(Komórka referencyjna) Q
Q
CM
CR
CM ≈ 40 fF
Δu = 0.1 ÷ 0.2V
= uM
Q
CR
Q
= uR
φP VDD
VDD
CS
DIN
φY I O I O
WE
CS
odczyt
odtwarzanie
WL ładowanie linii
2
SAR
⎧ A0 ⎪ M ⎪ ⎨ ⎪ An ⎪CAS ⎩
φP RAS
φY
CAS
Sense – Amplify – Restore (wzmacniacz zintegrowany z przerzutnikiem) DOUT
φY − yield (odczyt ) φ P − precharge
1 fF = 10−15 F © K. MURAWSKI, J. TURCZYN
25
Pamięć DRAM – MCM4116B (16Kx1)
26 © K. MURAWSKI, J. TURCZYN
Schemat poglądowy
27 © K. MURAWSKI, J. TURCZYN
Odczyt informacji z pamięci
28 © K. MURAWSKI, J. TURCZYN
Odczyt trybie stronicowym
29 © K. MURAWSKI, J. TURCZYN
Zapis informacji do pamięci
30 © K. MURAWSKI, J. TURCZYN
Zapis w trybie stronicowym
31 © K. MURAWSKI, J. TURCZYN
Jednoczesny zapis i odczyt do/z pamięci
32 © K. MURAWSKI, J. TURCZYN
Odświeżanie pamięci typu „tylko RAS”
Adres wiersza
33 © K. MURAWSKI, J. TURCZYN
Podział pamięci ROM
Pamięć ROM MROM
PROM
ang. Mask ROM
ang. Programable ROM
OTPROM
EPROM
ang. One Time Programable ROM
ang. Eraseable Programable ROM
EEPROM
FLASH
ang. Electrical Eraseable Programable ROM
„pamięć błyskowa”
34 © K. MURAWSKI, J. TURCZYN
Budowa komórki pamięci PROM UCC
UCC Słowo 0
s s s
RC
bit 0
D0 RB
7V
T1 T2 RE
bit 1
T3 RZ
Otwarty kolektor
bit m-1 UCC Słowo N-1
D1
s s s Dm-1
EN
35 © K. MURAWSKI, J. TURCZYN
Budowa komórki pamięci EPROM >> struktura FAMOS – Floating Gate Avalanche-injected MOS << Bramka pływająca Bramka sterująca (zagrzebana)
G
D
S
SiO2
G
D
S n+
n+ Obszar implantowany P
podłoże p Dane na rok 1993. Struktura opracowana w firmie Intel, D. Frofman – Bentchkowsky, Bentchkowsky, 1971rok. © K. MURAWSKI, J. TURCZYN
1μ m 36
Pamięć EPROM – TMS2708 (1Kx8) Oznaczenie końcówek: A0 ÷ A9 – adres; Q1 ÷ Q8 – we/wy; CS(PE) – wybór układu → „0”, zezw. programowania = 12V; VBB – zasilanie (-5V); Program > VCC → programowanie; VCC – zasilanie (+5V); VDD – napięcie program. (+12V); VSS – masa (0V).
37 © K. MURAWSKI, J. TURCZYN
Schemat poglądowy
Wg. Wg. HN462532 – 4096 sł słów x 8 bitó bitów, kasowany promieniami UV PROM, http://www.jrok.com http://www.jrok.com//datasheet/HN2532.pdf datasheet/HN2532.pdf © K. MURAWSKI, J. TURCZYN
38
Odczyt informacji z pamięci
39 © K. MURAWSKI, J. TURCZYN
Programowanie pamięci
40 © K. MURAWSKI, J. TURCZYN
Obudowa pamięci EPROM
41 © K. MURAWSKI, J. TURCZYN
Pamięci półprzewodnikowe Zainteresowanych odsyłamy na strony następujących producentów: Atmel: www.atmel.com/products/product_selector.asp Catalyst Semic., INC: www.catsemi.com/datasheets/memory.html Cypress: www.in-system.com/support/how_to_buy.cfm Dallas-Maxim Semiconductor: www.maxim-ic.com/Memory.cfm Freescale Semiconductor: www.freescale.com/webapp/sps/site/homepage.jsp?nodeId=015424 Intersil: www.intersil.com/product_tree/product_tree.asp?x=10762 PMC: www.pmcflash.com/products/standard.cfm Samsung: www.samsung.com/Products/Semiconductor/ Toshiba:www.toshiba.com/taec/cgi-bin/display.cgi?table=Family&FamilyID=7
42 © K. MURAWSKI, J. TURCZYN