Theses 5 : Lhe

PEMANFAATAN TEKNIK MODULASI LEBAR PULSA (PWM) UNTUK KOMPENSASI SERI TERKENDALI

TESIS Karya tulis sebagai salah satu syarat untuk memperoleh gelar Magister dari Institut Teknologi Bandung

Oleh :

LUQMANUL HAKIM EFFENDI NIM : 232.03.013

Program Studi Teknik Elektro Bidang Khusus Teknik Energi Elektrik

PROGRAM PASCASARJANA SEKOLAH TEKNIK ELEKTRO DAN INFORMATIKA INSTITUT TEKNOLOGI BANDUNG 2006

ABSTRAK : PEMANFAATAN TEKNIK MODULASI LEBAR PULSA (PWM) UNTUK KOMPENSASI SERI TERKENDALI Oleh : Luqmanul Hakim Effendi NIM : 232.03.013 Departemen Teknik Elektro Institut Teknologi Bandung Tesis ini memaparkan analisa kompensasi seri pada saluran transmisi tenaga listrik yang memanfaatkan teknik PWM untuk mengendalikannya (disebut PWMCSC). Reaktansi kapasitif dari kapasitor bank yang terlihat secara seri oleh saluran dapat diubah-ubah secara halus dan kontinu dengan cara mengatur duty cycle sinyal PWM yang diumpankan ke saklar-saklar daya melalui rangkaian driver. Akibatnya reaktansi induktif saluran bisa dikurangi, sehingga memperbaiki jatuh tegangan dan meningkatkan hantaran daya saluran dalam batas termalnya. Dengan kata lain, derajat kompensasi seri bisa diatur sesuai kondisi beban di sisi terima. Rangkaian kompensator yang ditampilkan lebih sederhana daripada metode kompensasi seri terkendali sebelumnya. Hanya membutuhkan empat buah saklar daya dua-arah, sebuah penyearah dioda tiga-fasa, tiga transformator, dan kapasitor bank sebagai komponen utama. Keuntungan lain adalah perbaikan masalah harmonik, tak ada zona resonansi, dan tidak butuh rangkaian sinkronisasi dengan frekuensi saluran transmisi. Studi kasus tesis ini dilakukan melalui simulasi komputer maupun pengujian dilaboratorium. Hasil simulasi dan pengujian menunjukkan bahwa saat daya beban kecil, duty cycle cukup ditala sebesar 0,6 untuk memperbaiki jatuh tegangan saluran. Saat daya beban menengah, duty cycle harus dinaikkan minimal sampai 0,8. Sedangkan saat daya beban besar, duty cycle harus mencapai 1, artinya kompensasi penuh (seperti pada fixed compensation) terjadi dimana saklar daya utama akan ON terus selama satu perioda sinusoidal (20 mdetik). Pada daya beban besar inilah dibutuhkan kemampuan maksimal PWMCSC agar jatuh tegangan saluran tidak merosot melampaui batas toleransi (10 %). Analisa harmonik juga dilakukan pada penelitian ini.

Kata kunci : kompensasi seri, PWM, FACTS (Flexible AC Transmission Systems).

ii

ABSTRACT : THE USE OF PULSE WIDTH MODULATION (PWM) TECHNIQUE FOR CONTROLLED SERIES COMPENSATION By : Luqmanul Hakim Effendi Student Number : 232.03.013 Department of Electrical Engineering Bandung Institute of Technology This thesis presents analysis of series compensation in electrical power transmission line controlled by PWM technique (it’s named PWMCSC). Capasitive reactances of capasitor bank always seen in series by transmission line can be varied smoothly and continously through controlling duty cycle of PWM signals that feed to power switches beyond driver circuits. As result, inductive reactances of transmission line can be reduce, hence reducing voltage drop and increasing power transfer capability of transmission line in its thermal limit. It means, the degree of series compensation is controlled according to load condition in receiving end. Topology of compensator presented is simpler than controlled series compensation methodes before. It employs four bidirectional power switches, a three-phase diode rectifier, three coupling transformer, and capacitor bank as main component. Other advantages are reducing harmonics content, no resonance zone, and no synchronization with transmission line frequency. Software simulation and laboratory experimental are embedded in this thesis. Both of them show that, at light load power the duty cycle of main power switches should be set on 0.6 to reduce line voltage drop. At middle load power, the duty cycle of main power switches should be increased minimum until 0.8. Meanwhile at heavy load power, it must be set on 1, it means full compensation (as in fixed compensation) is achieved that main power switches will be ON during one periode sinusoidal (20 ms). In last condition, the maximum capability of PWMCSC is needed to keep line voltage drop in tolerance value. Harmonics analysis are presented also in this research.

Keywords :

series compensation, PWM, FACTS (Flexible AC Transmission Systems).

iii

PEMANFAATAN TEKNIK MODULASI LEBAR PULSA (PWM) UNTUK KOMPENSASI SERI TERKENDALI

Oleh : Luqmanul Hakim Effendi NIM : 232.03.013

Program Studi Teknik Elektro Bidang Khusus Teknik Energi Elektrik Institut Teknologi Bandung

Menyetujui Pembimbing, Tanggal : Januari 2006

Ir. Syafri Martinius, MSc NIP : 130528352

iv

PEDOMAN PENGGUNAAN TESIS Tesis S2 yang tidak dipublikasikan terdaftar dan tersedia di Perpustakaan Institut Teknologi Bandung, dan terbuka untuk umum dengan ketentuan bahwa hak cipta ada pada pengarang dengan mengikuti aturan HaKI yang berlaku di Institut Teknologi Bandung. Referensi kepustakaan diperkenankan dicatat, tetapi pengutipan atau peringkasan hanya dapat dilakukan seizin pengarang dan harus disertai dengan kebiasaan ilmiah untuk menyebutkan sumbernya. Memperbanyak atau menerbitkan sebagian atau seluruh tesis haruslah seizin Direktur Program Pascasarjana, Institut Teknologi Bandung.

v

Maka sesungguhnya Aku (Alloh SWT) bersumpah dengan cahaya merah diwaktu senja, dan dengan malam serta apa yang diselubunginya, dan dengan bulan apabila telah purnama, sesungguhnya kamu (manusia) melalui tingkat demi tingkat (dalam kehidupan). Mengapa mereka tidak mau beriman ? Dan apabila Al-Qur’an dibacakan kepada mereka, mereka tidak bersujud (tunduk), bahkan orang-orang kafir itu mengingkari (kebenarannya). Padahal Alloh mengetahui apa yang mereka sembunyikan (dalam hati mereka). Maka beri kabar gembiralah kepada mereka dengan azab yang pedih, tetapi orang-orang beriman dan yang beramal sholeh, bagi mereka pahala yang tiada putus-putusnya.

(QS. Al-Insyiqooq/Terbelah : 16-25)

Dan diantara tanda-tanda kekuasaan-Nya, Dia memperlihatkan kepadamu kilat (zat plasma) untuk (menimbulkan) ketakutan dan juga harapan, dan Dia menurunkan air hujan dari langit, lalu menghidupkan bumi dengan air itu sesudah matinya. Sesungguhnya pada yang demikian itu terdapat tanda-tanda (kekuasaan Alloh SWT) bagi kaum yang mempergunakan akal (dan teknologi).

(QS. Ar-Ruum/Bangsa Romawi : 24)

Dia-lah Tuhan yang memperlihatkan kilat/petir/guruh (zat plasma) kepadamu untuk menimbulkan ketakutan dan harapan, dan Dia mengadakan awan mendung. Dan guntur itu bertasbih dengan memuji Alloh, (demikian pula) para malaikat karena takut kepada-Nya, dan Alloh melepaskan halilintar (zat plasma), lalu menimpakannya kepada siapa yang Dia kehendaki, tapi mereka (orang-orang kafir) berbantah-bantahan tentang (keberadaan) Alloh, dan Dia-lah Tuhan Yang Maha Keras siksa-Nya. Hanya bagi Alloh-lah (hak mengabulkan) doa yang benar. Dan berhala-berhala (tuhan lain) yang mereka sembah selain Alloh itu tidak dapat mengabulkan satu pun untuk mereka (penyembahnya), bagaikan orang yang membuka kedua telapak tangannya ke dalam air supaya sampai air itu ke mulutnya, padahal air itu tidak mungkin sampai ke mulutnya. Dan doa (ibadah) orang-orang kafir itu hanyalah kesia-siaan belaka.

(QS. Ar-Ro’du/Petir : 12-14)

vi

KATA PENGANTAR Alhamdulillaahi robbil ’aalamiin. Segala puji penulis ucapkan kepada Alloh SWT, satu-satunya Tuhan penguasa seluruh alam semesta. Tanpa ridho dan ijin-Nya tak mungkin tesis ini ada. Tesis dengan judul Pemanfaatan Teknik Modulasi Lebar Pulsa (PWM) Untuk Kompensasi Seri Terkendali ini merupakan salah satu syarat wajib untuk menyelesaikan pendidikan program pascasarjana bidang khusus Teknik Energi Elektrik di Departemen Teknik Elektro, Institut Teknologi Bandung. Selama menempuh pendidikan penulis banyak mendapatkan saran-saran dan bantuan dari berbagai pihak. Untuk itu pada kesempatan ini penulis ingin menyampaikan terima kasih dan penghargaan yang setinggi-tingginya kepada : 1. Kedua orang-tua dan keluarga yang telah memberikan dukungan doa dan biaya

secara tulus-ikhlas selama puluhan tahun. 2. Para dosen di Departemen Teknik Elektro ITB & Usakti atas transfer ilmunya. 3. Ir. Syafri Martinius, MSc selaku pembimbing tesis. 4. Prof. Dr. Yanuarsyah Haroen, Dr. Ir. Muhammad Nurdin, dan Ir. Tunggal

Mardiono, MSc sebagai dosen penguji sidang Tesis I pada hari Kamis, 16 Juni 2005 pukul 13.30-15.00 WIB di LPKEE-ITB. 5. Prof. Dr. Yanuarsyah Haroen, Dr. Ir. Muhammad Nurdin, Dr. Ir. Redy Mardiana,

dan Slamet Riyadi, MT sebagai dosen penguji sidang Tesis II pada hari Kamis, 19 Januari 2006 pukul 08.15-10.15 WIB di LPKEE-ITB. 6. Segenap karyawan LPKEE-ITB, terutama Nana Heryana atas petunjuk praktis

dalam pembuatan alat dan pinjaman kamera digitalnya. 7. Ir. Pribadi Kadarisman & Syamsir Abduh, PhD atas restu dan doa-doanya. 8. Prof. T.M. Soelaiman, guru besar ITB yang juga seorang kyai, atas keteladanan

dan kerendah-hatiannya (teknologi tak boleh kehilangan sisi kemanusiaan). 9. Yayasan Van Deventer Maas atas bantuan beasiswa selama 1 tahun. 10. Luiz AC Lopes (McGill University), Amit Jain (University of Minnesota), Tri

Desmana Rachmilda (ITB), Palman (ITB), Leonardus Heru Pratomo (Unika Soegijapranata), Ayong Hiendro (Univ Tanjungpura), Hafidh Hasan (Univ Syiah Kuala), dan Burhanuddin Halimi (ITB) atas semua bantuan yang diberikan. vii

11. Teman-teman seperjuangan, se-stres-an, sekegelisahan atas kebersamaannya di

LPKEE-ITB : Toman (ITB), Fahrisol (ITB), Husnan (ITB), Amrullah Isma (PTDI), Yandri (Univ Tanjungpura), dan Slamet Riyadi (Unika Soegijapranata). 12. Teman-teman S2 “aroes koeat ITB” atas kekompakannya dalam mengerjakan

tugas-tugas kuliah dan ujian-ujian : Arif Musthofa (ITS), Al Imran (UNM), Zainal Abidin (Poltek Padang), Asep Andang (UNSIL), Ryan Mefiardhi (ITENAS), Siti Saodah (ITENAS), Eddi Firdaus (ITB), Agus Riyadi (ITB), Fielman Lisi (UNSRAT), Melda Latif (UNAND), dan Arief Wibowo (ITB). 13. Keluarga besar H. M. Djodjo Kuswara, SH di jalan Kebon Bibit Barat No. 41,

tempat penulis indekos, atas kebaikannya selama bertahun-tahun. (Terima kasih atas sate kambingnya, juga atas tumpangan kulkasnya). 14. Anak-anak kos KBB 41 atas persahabatan & humor-humor segarnya : Mates

(Betawi kagak ade matinye), Rustanto, Dani Usadi, Usep, Agus Siregar, Irwan, Rony Seto Wibowo, Roni Mardianto, Imam Arifin, Ian, Candra, Rudi, Eko. (Semoga kita semua selalu jauh dari kemusyrikan). 15. Warung ibu gendut, Warung ibu murah, RM Salero Kito, Dona Café, Warung

Mang Udin, Warung Ibu Legi, Libanon, Warteg Brayan Urip, Rapidnet internet & café, Kantin Salman, Kantin Kebiba 41, Warung ibu cerewet, RM Cahaya Minang, Kantin Balubur atas gizi yang telah diberikan selama penulis merantau di Bandung. 16. RS Advent atas pelayanannya yang ramah saat penulis rawat inap selama 3 hari. 17. Yayasan Aquatreat Therapy Indonesia atas pengobatan TORCH-nya.

Semoga Alloh SWT membalas budi baik mereka semua. Menyadari keterbatasan dan

kemampuan

penulis,

maka

dengan

segala

kerendahan

hati

penulis

mengharapkan kritik & saran demi kesempurnaan dimasa yang akan datang. Semoga tesis ini ada manfaatnya. Amin. Bandung, Januari 2006 Luqmanul Hakim Effendi ([email protected])

viii

DAFTAR ISI BAB

Halaman HALAMAN JUDUL ABSTRAK ABSTRACT LEMBAR PENGESAHAN PEDOMAN PENGGUNAAN TESIS LEMBAR PERUNTUKAN/AYAT KATA PENGANTAR DAFTAR ISI

I

II

III

IV

i ii iii iv v vi vii ix

PENDAHULUAN I.1 Latar Belakang Penelitian I.1.1 Thyristor Controlled Series Capacitor (TCSC) I.1.2 Gate Turn-Off thyristor Controlled Series Capacitor (GTOCSC) I.1.3 PWMCSC Oleh Chu dan Pollock I.1.4 PWMCSC Oleh Lopes et al I.2 Tujuan Penelitian I.3 Permasalahan I.4 Batasan Peneltian I.5 Kontribusi Penelitian I.6 Metodologi Penelitian I.7 Sistematika Penulisan LANDASAN TEORI II.1 Teori Singkat Saluran Transmisi Tenaga Listrik (STTL) II.2 Teori Singkat Hantaran Daya Listrik II.3 Teori Singkat Kompensasi Seri II.3.1 Perbandingan Dengan Kompensasi Shunt II.3.2 Letak Kapasitor Seri Pada Saluran II.3.3 Alasan Tertundanya Penggunaan Kompensasi Seri II.4 Teori Singkat PWM PEMANFAATAN TEKNIK PWM UNTUK KOMPENSASI SERI TERKENDALI III.1 Pendahuluan III.2 Rangkaian PWMCSC III.3 Komponen PWMCSC III.4 Pemilihan Saklar Daya Dua-Arah III.5 Prinsip Kerja III.6 Persamaan Matematika Kondisi Mantap [9] III.6.1 Harmonik Arus Di STTL [9] III.6.2 Peningkatan Hantaran Daya Aktif [9] SIMULASI, PERCOBAAN, DAN ANALISA IV.1 Pendahuluan IV.2 Simulasi 1-Fasa Menggunakan PSIM IV.3 Percobaan 1-Fasa Di Laboratorium IV.3.1 Rangkaian Pembangkit Sinyal Segitiga (Vcarr) IV.3.2 Rangkaian Pembangkit Sinyal DC Variabel (Vref) IV.3.3 Rangkaian Komparator IV.3.4 Rangkaian Driver

ix

1 1 1 2 3 4 5 5 5 5 5 6 7 7 10 12 15 16 17 18 22 22 24 25 26 26 28 29 31 32 32 32 37 37 38 39 39

V

VI

IV.4 Hasil Percobaan 1-Fasa Saat Beban Berat IV.5 Diskusi Hasil Simulasi & Percobaan 1-Fasa IV.6 Simulasi 3-Fasa Menggunakan PSIM IV.7 Diskusi Hasil Simulasi 3-Fasa ANALISA HARMONIK PWMCSC V.1 Pendahuluan V.2 Prinsip Dasar Harmonik V.3 Parameter Kandungan Harmonik V.4 Spektrum Harmonik Vcomp Dan I V.5 Diskusi Hasil Kurva Harmonik KESIMPULAN DAN SARAN VI.1 Kesimpulan VI.2 Saran

41 51 51 57 58 58 58 59 59 63 64 64 65

DAFTAR PUSTAKA

66

LAMPIRAN A : CONTOH-CONTOH PERHITUNGAN KOMPENSASI A.1 Perhitungan Kompensasi Seri Di SUTET Jarak Menengah [7] A.2 Perhitungan Resonansi Sub-Sinkron [7] A.3 Perhitungan Resonansi Seri A.4 Perhitungan Kompensasi Reaktor Shunt (SUTET A.1) [7] A.5 Perhitungan Kompensasi Kapasitor Shunt LAMPIRAN B : KESIMPULAN YANG DIAMBIL DARI LAMPIRAN A LAMPIRAN C : KLASIFIKASI KOMPENSATOR MENURUT FUNGSI DAN JENISNYA LAMPIRAN D : SISTEM PROTEKSI KAPASITOR SERI [15] LAMPIRAN E : RESONANSI SERI DAN RESONANSI SUB-SINKRON LAMPIRAN F : PROSEDUR MENCARI PARAMETER TRAFO GANDENG LAMPIRAN G : TABEL HARMONIK Vcomp DAN I

68 68 72 73 73 78 80

x

81 82 85 88 91

Tesis Magister-Luqmanul Hakim Effendi-23203013

BAB I PENDAHULUAN I.1

Latar Belakang Penelitian Kapasitor seri sudah sejak lama digunakan untuk tujuan kompensasi daya reaktif. Pertama kali mulai diperhatikan oleh para ahli saat ia digunakan pada jaringan yang mensuplai beban berupa tungku peleburan listrik. Pemasangannya bertujuan untuk mengatasi gejala kedip tegangan. Kemudian aplikasinya berlanjut pada saluran transmisi tenaga listrik (STTL) yang menghubungkan PLTA (Pembangkit Listrik Tenaga Air) dan pusat-pusat beban. Dimasa sekarang ini kapasitor seri selain merambah saluran transmisi yang bertegangan tinggi, juga terdapat pada hampir semua jaringan. Jaringan-jaringan tenaga listrik yang terus berkembang, dimana bebannya tidak berhenti mencapai puncak tapi bertambah secara kontinu, akan mempunyai keuntungan-keuntungan tertentu bila dipasang kapasitor seri [15]. Pemasangan kapasitor secara seri pada STTL ini selanjutnya akan disebut kompensasi seri. Dengan kompensasi seri, hantaran daya STTL dapat ditingkatkan dalam batas termal, dielektrik, dan kestabilannya [6]. Di samping itu, kompensasi seri dapat memperbaiki regulasi tegangan, mengatur besarnya aliran daya, dan mengurangi rugi-rugi STTL sehingga, pada kasus tertentu, bisa menunda pembangunan STTL yang baru [7]. Perkembangan kompensasi seri terus berlanjut (seiring dengan berkembangnya teknologi perangkat semikonduktor daya dan keilmuan dibidang elektronika daya) ke arah kompensasi seri yang terkendali. Maksudnya, harga reaktansi kapasitifnya bisa diubah-ubah sehingga derajat kompensasi seri yang diinginkan bisa diatur sesuai kebutuhan (kondisi beban). Berikut disampaikan sekilas mengenai perkembangan metode kompensasi seri yang terkendali, baik yang telah diaplikasikan maupun yang baru sebatas penelitian (usulan).

I.1.1 Thyristor Controlled Series Capacitor (TCSC) Sampai saat ini, teknologi terakhir kompensasi seri yang telah dipakai pada saluran transmisi tenaga listrik adalah TCSC (Thyristor Controlled Series Capacitor) [5,6,10]. TCSC sering juga disebut TCR (Thyristor Controlled Reactor). Metode kompensasi ini menggunakan salah satu jenis saklar daya yaitu thyristor yang dipasang saling anti-paralel, yang berfungsi mengatur besarnya arus yang lewat di induktor (dengan kendali sudut fasa) sehingga reaktansi kapasitif kapasitor seri yang masuk ke dalam STTL menjadi variabel disesuaikan dengan kebutuhan. Dengan demikian jatuh tegangan pada reaktansi induktif STTL dapat dikurangi, memperbaiki regulasi tegangan, dan meningkatkan hantaran daya listrik dari sisi sumber ke sisi terima. Sistem TCSC dipasang pertama kali tahun 1992 pada gardu Kayenta (di Northeast Arizona) milik WAPA (Western Area Power Administration) dengan tegangan nominal 230 kV [6]. Di Kayenta TCSC disebut juga ASC

-1-

Tesis Magister-Luqmanul Hakim Effendi-23203013

(Advanced Series Capacitor) yang merupakan merek dagang dari Siemens. Kemudian tahun 1993 TCSC dipasang pada gardu Slatt (di Oregon) milik BPA (Bonneville Power Administration) dengan sistem 500 kV [6]. Proyek ini disponsori oleh EPRI (Electric Power Research Institute) serta dirancang dan dipasang oleh General Electric (GE). Namun aplikasi ini memiliki kelemahan, diantaranya adalah membutuhkan rangkaian komutasi paksa jika ingin memadamkan thyristor sebelum tegangan nol, muncul harmonik orde rendah, butuh rangkaian sinkronisasi dengan STTL, dan terdapat zona resonansi antara reaktansi induktif dan kapasitifnya. Lihat Gambar I.1.

Gambar I.1. Rangkaian Dasar TCSC 1-Fasa I.1.2 Gate Turn-Off thyristor Controlled Series Capacitor (GTOCSC) Dengan berkembangnya teknologi saklar daya para peneliti mulai berusaha mencari solusi dari kelemahan TCSC. Maka muncullah pemikiran dibidang kompensator-kompensator lanjutan seperti GTOCSC (Gate Turn-Off thyristor Controlled Series Capacitor) [6,8,11]. Fungsi GTO thyristor di sini hampir sama dengan thyristor konvensional pada TCSC, yaitu untuk memasukkan dan melepas kapasitor dari STTL sekaligus mengatur harga reaktansi kapasitif yang masuk ke STTL. Rangkaiannya pun hampir sama dengan TCSC. Tapi sebagai thyristor generasi baru, GTO thyristor mempunyai keunggulan daripada thyristor konvensional. Antara lain kecepatan pensaklaran yang lebih tinggi (sehingga lebih responsif) dan mampu dipadamkan tanpa rangkaian komutasi paksa. Sedangkan kelemahannya, butuh arus negatif yang besar untuk memadamkan GTO (± 1/3 dari arus anoda) sehingga rangkaian driver-nya lebih rumit. Selain itu masih perlu rangkaian sinkronisasi dengan frekuensi STTL, dan masih dibangkitkannya harmonik orde rendah. Rangkaian dasar GTOCSC ditunjukkan oleh Gambar I.2.

-2-

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar I.2. Rangkaian Dasar GTOCSC 1-Fasa Dengan Snubbernya I.1.3 PWMCSC Oleh Chu dan Pollock Penelitian dalam bidang kompensasi seri yang terkendali terus berlanjut. Terutama pencarian solusi untuk masalah harmonik dan rangkaian sinkronisasi. Teknik PWM (Pulse Width Modulation) mampu mengatasi hal itu dimana saklar daya dioperasikan pada frekuensi yang lebih tinggi daripada frekuensi STTL, namun dengan topologi yang berbeda dari TCSC dan GTOCSC. Syarat utama teknik PWM ini adalah saklar daya yang digunakan harus berkecepatan tinggi dan mampu dipadamkan tanpa rangkaian komutasi paksa. Berarti pilihan saklarnya antara lain GTO, MOSFET, IGBT, IGCT, atau MCT. Adalah Chu dan Pollock [2] yang mengusulkan metode PWMCSC (Pulse Width Modulation Controlled Series Compensation) pertama kali. Namun rangkaian yang diusulkannya masih rumit karena butuh 12 saklar daya untuk sistem STTL 3-fasa (lihat Gambar I.3).

Gambar I.3. Rangkaian PWMCSC 1-Fasa Oleh Chu dan Pollock

-3-

Tesis Magister-Luqmanul Hakim Effendi-23203013

I.1.4 PWMCSC Oleh Lopes et al Lopes, Fernandes, Neto, dan Jo s [9] mengusulkan susunan rangkaian PWMCSC yang lebih sederhana daripada [2]. Hanya menggunakan 4 saklar daya untuk sistem STTL 3-fasa ditambah penyearah dioda. Rangkaian tersebut, yang sebagian diadopsi dari [16], mampu menyediakan derajat kompensasi seri yang terkendali secara kontinu dan halus melalui pengaturan duty cycle pulsa PWM berfrekuensi tetap. Sinkronisasi dengan STTL tidak perlu dilakukan karena frekuensi pensaklaran yang tinggi (biasanya

600 Hz). Oleh karenanya hanya harmonik orde tinggi yang

muncul, dimana hal ini bisa diatasi dengan mudah melalui tapis. Rangkaian dasarnya ada pada Gambar I.4. Namun Lopes et al [9] hanya menampilkan analisanya melalui simulasi pada model STTL 1-fasa, tanpa menampilkan rangkaian pembangkit sinyal PWM, tidak menampilkan rangkaian kendali untuk saklar daya, dan tanpa analisa harmonik.

Gambar I.4. Rangkaian PWMCSC 3-Fasa Oleh Lopes et al

-4-

Tesis Magister-Luqmanul Hakim Effendi-23203013

I.2

Tujuan Penelitian a) Melakukan studi/analisa atas usulan PWMCSC yang telah disampaikan oleh Lopes et al. b) Mensimulasikan dan melakukan pengujian di laboratorium. c) Menganalisa harmonik yang dibangkitkan oleh PWMCSC.

I.3

Permasalahan Bagaimana memodelkan PWMCSC, mensimulasikannya dengan bantuan perangkat lunak komputer, dan mempraktikkannya di laboratorium.

I.4

Batasan Penelitian a) Analisa dilakukan pada kondisi mantap dengan sumber sinusoidal, STTL 3-fasa 3-kawat, dan beban linier. b) Masing-masing fasa STTL dalam kondisi setimbang, baik impedansi beban maupun impedansi salurannya. c) Pengujian laboratorium hanya dilakukan untuk sistem 1-fasa (kendali open-loop). d) Masalah desain fisik kapasitor yang tepat, sistem proteksi kapasitor saat terjadi gangguan, dan masalah resonansi sub-sinkron sudah di luar cakupan penelitian ini.

I.5

Kontribusi Penelitian a) Menampilkan rangkaian elektronik pembangkit sinyal PWM. b) Menampilkan rangkaian elektronik kendali open-loop dan driver. c) Mensimulasikan hasil rancangan menggunakan perangkat lunak PSIM. d) Menguji hasil rancangan di laboratorium untuk sistem 1-fasa kendali open-loop. e) Menampilkan analisa harmonik PWMCSC menggunakan perangkat lunak Origin.

I.6

Metodologi Penelitian 1. Melakukan studi literatur tentang setiap perkembangan teknik kompensasi seri terkendali yang telah dilakukan oleh beberapa peneliti sebelumnya. 2. Analisa teori PWMCSC dan landasan teorinya. 3. Merancang parameter-parameter STTL, kapasitansi kapasitor bank, dan besarnya jenis beban. 4. Merancang rangkaian pembangkit sinyal PWM, rangkaian kendali open-loop, dan driver. 5. Simulasi hasil rancangan menggunakan perangkat lunak PSIM. 6. Menguji hasil rancangan di laboratorium. 7. Perhitungan harmonik menggunakan perangkat lunak Origin. 8. Analisa hasil, mengambil kesimpulan, dan penulisan laporan (tesis).

-5-

Tesis Magister-Luqmanul Hakim Effendi-23203013

I.7

Sistematika Penulisan Bab I

: Pendahuluan

Bab II

: Landasan Teori

Bab III

: Pemanfaatan Teknik PWM Untuk Kompensasi Seri Terkendali

Bab IV

: Simulasi, Pengujian, Dan Analisa

Bab V

: Analisa Harmonik PWMCSC

Bab VI

: Kesimpulan Dan Saran

-6-

Tesis Magister-Luqmanul Hakim Effendi-23203013

BAB II LANDASAN TEORI II.1 Teori Singkat Saluran Transmisi Tenaga Listrik (STTL) STTL merupakan jaringan arus bolak-balik (AC) yang memiliki dua jenis elemen dasar, yaitu elemen aktif dan elemen pasif. Perbandingan keduanya ditampilkan dalam Tabel II.1 berikut. Tabel II.1. Elemen Dasar STTL Elemen Aktif Elemen Pasif 1. Contohnya : generator, motor, furnaces, 1. Contohnya : kawat penghantar, trafo, reaktor, drives. kapasitor. 2. Diwakili oleh sumber yang diseri dengan 2. Diwakili oleh besaran R, L, C. impedansi.

Karakteristik elemen aktif dapat dijelaskan oleh empat buah besaran sebagai berikut (lihat Tabel II.2) : Tabel II.2. Besaran Elemen Aktif Besaran Daya Kompleks Daya Aktif

Simbol S P

Satuan VA W

Persamaan Umum

Daya Reaktif

Q

VAR

Faktor Daya

PF (cos ø)

-

Q = S 2 − P2 PF = P S

S = P + jQ

P = S 2 − Q2

Sedangkan elemen pasif dapat diwakili oleh konstanta R, L, C (lihat Tabel II.3) : Tabel II.3. Konstanta Elemen Pasif Konstanta Tahanan Induktansi Kapasitansi

Simbol R L C

Satuan Ohm ( ) Henry (H) Farad (F)

Persamaan tegangan jepit dan arus yang melalui elemen pasif diberikan oleh Tabel II.4 : (i dan v adalah harga sesaat)

-7-

Tesis Magister-Luqmanul Hakim Effendi-23203013

Tabel II.4. Harga Sesaat Tegangan Jepit Dan Arus Pada Elemen Pasif Konstanta Tahanan (R)

Tegangan Jepit

Arus

v = R×i

Induktansi (L)

v = L di

Kapasitansi (C)

v= 1

i=v i= 1

vdt L i = C dv dt

dt

C

R

idt

Saat kondisi mantap, Tabel II.4 menjadi (lihat Tabel II.5 dimana I dan V adalah harga efektif) : Tabel II.5. Harga Efektif Tegangan Jepit Dan Arus Pada Elemen Pasif Konstanta Tahanan (R)

Tegangan Jepit

Induktansi (L)

V = jX L I

I =V

Kapasitansi (C)

V = jX C I

I =V

V = R× I

Arus

I =V

R

jX L jX C

Pada jaringan STTL yang sebenarnya, kawat penghantar tiap fasa dibentuk dari besaran seri (R, X, Z) dan besaran shunt (G, B, Y). Lihat Tabel II.6. Tabel II.6. Besaran Seri Dan Shunt Pada STTL Besaran Seri (pada saluran)

Jenis Impedansi :

Simbol & Satuan Z (Ohm, )

Shunt (line to neutral)

Admitansi : - Konduktansi : - Suseptansi Induktif : - Suseptansi Kapasitif :

Y (Mho, S) G (Mho, S) BL (Mho, S) BC (Mho, S)

Persamaan

Z = R + jX Z = R + j(X L − X C ) Y = G + jB G = 1/R BL = 1/XL

BC = 1/XC

Tabel II.7 dan Gambar II.1 menampilkan klasifikasi STTL (1-fasa) menurut jaraknya. Tabel II.7. Klasifikasi STTL Menurut Jarak Jarak Pendek (< 80 km) Menengah (80 – 250 km) Jauh (>250 km)

Model Z = R + jX Nominal T atau Ekivalen T atau

-8-

Ciri Mengabaikan besaran shunt Parameter terpusat Parameter terdistribusi

Tesis Magister-Luqmanul Hakim Effendi-23203013

Ik

It

jX

R Zsaluran

Vk

Vt

Z Beban

a. Representasi STTL Jarak Pendek

Ik

Vk

Z 2

Z 2

It

Y

Vt

Ik

It

Z

Y 2

Vk

Y 2

Vt

b. Representasi STTL Jarak Menengah (Nominal T dan Nominal )

Ik

Vk

V X +∆ X

Z ∆X 2

Z ∆X 2

I x + ∆X

Ix Y∆ X

It

Vx

∆X

Vt

X

∆ X = bagian kecil dari kawat transmisi yang jaraknya x dari ujung terima

c. Representasi STTL Jarak Jauh Gambar II.1. Representasi STTL 1-Fasa Menurut Jaraknya Sebenarnya klasifikasi tersebut sangat kabur dan sangat relatif. Klasifikasi STTL harus didasarkan pula atas besar-kecilnya kapasitansi antar fasa atau kapasitansi fasa ke tanah. Bila kapasitansinya kecil, maka arus bocor ke tanah kecil terhadap arus beban sehingga kapasitansi ke tanah dapat diabaikan. Itulah yang disebut saluran pendek (Gambar II.1a). Bila kapasitansi sudah mulai besar, sehingga tidak dapat diabaikan, tetapi belum begitu besar sekali sehingga masih dapat dianggap

-9-

Tesis Magister-Luqmanul Hakim Effendi-23203013

sebagai kapasitansi terpusat (lumped capacitance), maka dinamakan saluran menengah (Gambar II.1b) yang bisa direpresentasikan dalam nominal T atau π. Bila kapasitansi tersebut besar sekali sehingga tidak mungkin lagi dianggap sebagai kapasitansi terpusat, maka harus dianggap terbagi rata sepanjang saluran. Inilah yang disebut saluran jauh/panjang (Gambar II.1c). Ada juga klasifikasi berdasarkan tegangan kerja. Makin tinggi tegangan kerja, kemungkinan timbulnya korona juga makin besar. Korona ini akan memperbesar kapasitansi sehingga akan memperbesar arus bocornya pula. Jadi walaupun panjang saluran hanya 60 km misalnya, tapi memiliki tegangan kerja sangat tinggi maka kapasitansinya relatif besar dan tidak mungkin diabaikan. Induktansi saluran dibentuk dari medan magnet karena adanya arus yang mengalir pada frekuensi nominal di penghantar. Konduktansi antar penghantar atau antara penghantar dan tanah mewakili rugi-rugi bocor yang muncul di isolator atau arus bocor di sepanjang isolator dan rugi-rugi korona di permukaan penghantar. Konduktansi ini biasanya diabaikan, karena arus bocor melalui isolator saluran udara biasanya sangat kecil. Disamping itu kebocoran pada isolator yang merupakan sumber utama konduktansi, berubah-ubah menurut keadaan atmosfir dan sifat-sifat penghantaran dari kotoran-kotoran yang melekat di isolator itu, sehingga tidak ada cara yang baik untuk memperhitungkan konduktansi ini [10]. Kapasitansi terjadi akibat adanya beda potensial antar penghantar atau antara penghantar dan tanah. Ia mewakili medan listrik yang timbul saat saluran dikenakan tegangan dengan frekuensi nominal. Karena adanya bahan isolator antara dua penghantar yang bertegangan, maka terdapat kemampuan untuk menyimpan muatan. Kapasitansi antar penghantar adalah muatan per satuan beda potensial. Kapasitansi antara dua penghantar yang sejajar tergantung pula dari jarak pemisah antar penghantar. Konduktansi dan reaktansi kapasitif saluran membentuk admitansi shunt. Tetapi sumbangan konduktansi terhadap admitansi shunt sangat kecil dan selalu berubah menurut atmosfer dan sifat hantar kotoran yang melekat di isolator, maka istilah admitansi dapat diganti dengan kapasitansi [14]. II.2 Teori Singkat Hantaran Daya Listrik Gambar II.2 menunjukkan diagram fasa tunggal STTL yang panjang. Ujung kirim dan ujung terima dihubungkan satu sama lain oleh reaktansi ekivalen saluran (Xsal). Saluran jauh/panjang mempunyai tahanan yang sangat kecil dibandingkan reaktansinya sehingga tahanan tersebut dapat diabaikan tanpa mengakibatkan kesalahan yang berarti. Hantaran daya aktif dan reaktif tergantung dari besar sudut tegangan di ujung kirim dan ujung terima.

- 10 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar II.2. Diagram Fasa Tunggal STTL Jauh/Panjang Hantaran daya dapat dihitung :

S t = Pt +

jQt = Vt I t*

I t*

V − Vt = k jX sal

V cos δ + jVk sin δ − Vt = Vt k jX sal =

Pt =

*

*

Vk Vt V V cos δ − Vt 2 sin δ + j k t X sal X sal

(II.1)

Vt Vk sin δ = Pmaks sin δ X sal

(II.2)

Vk Vt cos δ − Vt2 Qt = X sal

(II.3)

Dengan cara yang sama, pada ujung kirim didapat :

Pk =

Vk Vt sin δ = Pmaks sin δ = Pt X sal

(II.4)

Qk =

Vk2 − Vk Vt cos δ X sal

(II.5)

jika Vk = Vt, maka Qk = - Qt

Pk dan Pt sama besar karena STTL yang sederhana ini mempunyai tahanan Rsal = 0, sehingga sistem tidak memiliki rugi-rugi tahanan (resistantly lossless transmission line). Jika Vk dan Vt dibuat konstan, dan

diubah-ubah besarnya, maka dapat dibuat kurva hantaran daya aktif sebagai

fungsi sudut daya seperti Gambar II.3. Jika sudut daya terus diperbesar mulai dari nol, maka daya aktif yang disalurkan melalui saluran juga naik sampai =90° dan hantaran daya maksimum tercapai. Setelah titik ini, pertambahan sudut daya akan menyebabkan kemampuan hantar saluran turun. Harga P dan Q juga tergantung pada besarnya Xsal.

- 11 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Dari Persamaan (II.3) dan (II.5), jika Vk = Vt, maka dapat dibuat pula kurva daya reaktif (Gambar II.3). Pada kurva daya reaktif terlihat bahwa kebutuhan daya reaktif menjadi besar untuk sudut daya yang besar. Jika diasumsikan Vk = Vt, pada sudut daya 90° besarnya daya reaktif yang harus disediakan adalah sebesar Pmaks.

Gambar II.3. Kurva Daya Aktif dan Reaktif Sebagai Fungsi Sudut Berikut adalah tabel yang menampilkan perjanjian tanda P dan Q di sisi sumber (kirim). Tabel II.8. Arti Tanda P dan Q di Sisi Sumber P + + -

Q + + -

Arti Sumber tegangan memberi P & memberi Q Sumber tegangan memberi P & menerima Q Sumber tegangan menerima P & memberi Q Sumber tegangan menerima P & menerima Q

Sedangkan di sisi beban (terima), +Q berarti daya reaktif induktif (beban menyerap daya reaktif), –Q berarti daya reaktif kapasitif (beban memberi daya reaktif), sedangkan P selalu + (beban menerima daya aktif). II.3 Teori Singkat Kompensasi Seri Aliran daya aktif dan daya reaktif pada jaringan transmisi tenaga listrik tidak berkaitan secara langsung satu dengan yang lain karena masing-masing dipengaruhi dan diatur oleh besaran yang berbeda. Walaupun pengaruh kompensasi seri akan meningkatkan keduanya. Pengaturan daya aktif amat erat hubungannya dengan pengaturan frekuensi, dan daya reaktif dapat diatur melalui pengaturan tegangan. Frekuensi dan tegangan adalah besaran yang penting dalam penentuan kualitas catu daya dalam sistem tenaga, sehingga pengaturan daya aktif dan daya reaktif menjadi penting untuk menunjukkan penampilan sistem tenaga listrik. Tegangan dan frekuensi pada setiap titik beban diharapkan konstan dan bebas dari harmonik serta besar faktor daya satu. Kemampuan sistem tenaga untuk mendekati kondisi ideal di atas merupakan ukuran kualitas suatu pengiriman daya [1].

- 12 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Agar efisiensi dan kemampuan operasi sistem tenaga meningkat, pengaturan tegangan dan daya reaktif harus memenuhi sasaran sebagai berikut : − Tegangan yang dipakai pada terminal-terminal peralatan dalam sistem tersebut harus dalam batas yang diijinkan. Jika menggunakan tegangan di luar batas kemampuan, akan mengakibatkan efek yang buruk bagi suatu peralatan. − Meningkatkan stabilitas sistem sampai mendekati nilai maksimalnya agar dicapai suatu keadaan yang mendekati ideal. − Mengurangi susut energi I2Xsal untuk memaksimalkan penyaluran energi pada STTL. Karena daya reaktif tidak dapat ditransmisikan dalam jarak yang jauh, maka diperlukan peralatan tambahan untuk mengatasinya. Berkaitan dengan hal tersebut, selanjutnya akan dibicarakan mengenai teori kompensasi secara singkat dibawah ini. Kompensasi artinya proses penggantian kerugian atau cara untuk mengganti kerugian. Secara sederhana bisa juga diartikan sebagai proses pengimbangan. Kompensasi pada saluran transmisi tenaga listrik (STTL) pada dasarnya adalah memasukkan atau menyisipkan dengan sengaja peralatan penghasil/penyerap daya reaktif pada sistem tenaga listrik. STTL aliran atas atau aliran udara memerlukan peralatan kompensasi. Hal ini dimaksudkan untuk meningkatkan penampilan saluran, antara lain menstabilkan tegangan kerja antara sisi kirim dan sisi terima, memperkecil panjang elektrik saluran sehingga menaikkan hantaran dayanya. Peralatan-peralatan kompensasi pada saluran transmisi antara lain reaktor shunt, kapasitor shunt, kapasitor seri, atau penggabungan diantaranya. Kompensasi reaktor shunt biasanya digunakan pada saluran transmisi jarak menengah (80 – 250 km), kompensasi dengan kapasitor seri atau kombinasi reaktor shunt dengan kapasitor seri digunakan pada saluran transmisi jarak jauh (> 250 km). Selain hal tersebut di atas, pada teori kompensasi, ada yang disebut derajat kompensasi (S) : Derajat kompensasi (S) pada kompensasi reaktor shunt adalah BL /BC , dimana BL adalah suseptansi induktif dari reaktor shunt dan BC adalah suseptansi kapasitif dari STTL per fasa. Derajat kompensasi (S) pada kompensasi seri adalah XC /Xsal , dimana XC adalah reaktansi kapasitif dari kapasitor seri dan Xsal adalah reaktansi induktif dari STTL per fasa. Derajat kompensasi seri umumnya pada kisaran 25 % - 70 % [1], sedangkan menurut [7] antara 40 % - 60 %. S yang terlalu besar apalagi mendekati 100 % harus dihindari karena akan menyebabkan resonansi seri.

- 13 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Kompensasi seri dilakukan dengan memasang kapasitor secara seri disalah satu atau kedua ujung STTL, atau di tengah STTL. Pemasangan di tengah saluran akan memakan biaya lebih mahal karena membangun gardu khusus baru. Prinsip utamanya adalah mengurangi reaktansi ekivalen saluran (Xsal) dengan memasukkan reaktansi kapasitif kapasitor secara seri ke STTL. Dengan begitu, berdasarkan persamaan (II.2) sampai (II.5), harga P dan Q bisa ditingkatkan. Pengurangan Xsal juga akan memperbaiki jatuh tegangan saluran sehingga regulasi tegangan menjadi lebih baik. Lihat persamaan-persamaan berikut. Dari Persamaan (II.2) sampai (II.5), setelah dipasang kompensasi seri, didapat :

Vk Vt' sin δ = Pt' X sal − X C

Pk' =

Qt' =

(II.6)

Vk Vt' cos δ − (Vt' ) 2 Vk2 − Vk Vt' cos δ ' ; Qk = X sal − X C X sal − X C

(II.7)

Gambar II.4, sebagai bukti persamaan (II.6), menampilkan kurva P sebagai fungsi sudut daya jika Xsal diubah-ubah.

Gambar II.4. Pengaruh Kompensasi Seri Terhadap P Perbaikan regulasi tegangan terlihat dari persamaan berikut, yaitu dengan berkurangnya jatuh tegangan di STTL ( V) :

∆V = Vk − Vt = ( I )( X sal )

sebelum dikompensasi seri

∆V ' = Vk − Vt' = (I )( X sal − X C )

setelah dikompensasi seri

(II.8) (II.9)

Berarti, V’ < V. Dimana V = Vk –Vt = IXsal , sehingga V’t > Vt. Perbaikan regulasi tegangan juga ditunjukkan oleh Gambar II.5 dan II.6.

- 14 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar II.5. STTL Dikompensasi Seri

Gambar II.6. Diagram Fasor Untuk Gambar II.5 = dimana, Vt Vk = V’t = = Øt Øk = I = IXsal = IXC = I(Xsal -XC) = = ’ =

tegangan sisi terima sebelum dikompensasi seri tegangan sisi kirim = konstan tegangan sisi terima setelah dikompensasi seri V’t > Vt sudut fasa antara I dan Vt = sudut fasa beban = konstan sudut fasa antara I dan Vk = sudut fasa sistem (yang dilihat dari sumber) arus STTL V = jatuh tegangan saluran sebelum dikompensasi seri jatuh tegangan dikapasitor seri V ’ = jatuh tegangan saluran setelah dikompensasi seri sudut daya antara Vk dan Vt sebelum dikompensasi seri sudut daya antara Vk dan V’t setelah dikompensasi seri

Maka, bisa diperoleh persamaan tegangan (berdasarkan Gambar II.5 dan II.6) yaitu :

Vk = Vt + j ( I )( X sal )

sebelum dikompensasi seri

Vk = Vt' + j ( I )( X sal − X C )

setelah dikompensasi seri

(II.10) (II.11)

II.3.1 Perbandingan Dengan Kompensasi Shunt Metode kompensasi lain disamping kompensasi seri adalah kompensasi shunt. Ada dua jenis kompensasi shunt, yaitu dengan kapasitor shunt dan reaktor shunt. Tujuan kompensasi reaktor shunt jelas berbeda dengan kompensasi seri, yaitu menurunkan tegangan terima saat beban ringan dengan cara memasukkannya ke STTL dan menaikkan tegangan terima saat beban penuh dengan cara melepasnya dari STTL. Artinya, reaktor shunt akan menyerap daya reaktif saluran. Sedangkan kompensasi kapasitor shunt memiliki tujuan yang sama dengan kompensasi seri dalam hal tegangan, tapi efeknya sedikit berbeda dalam hal peningkatan hantaran daya saluran.

- 15 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Penjelasan tersebut dikuatkan oleh persamaan-persamaan berikut. Persamaan (II.2) dan (II.4) adalah sama dengan Persamaan (II.12) :

P=

Vk Vt sin δ Z C sin θ

sebelum dikompensasi seri

Umumnya harga <<, sehingga sin

(II.12)

. Maka penyebut di Persamaan II.12 menjadi :

(

)

L lω LC = ωLl = X sal C

Z C sin θ = ( Z C )(θ ) =

(II.13)

dimana, ZC

= impedansi karakteristik STTL sebelum kompensasi ( ) = panjang elektrik STTL sebelum kompensasi (° atau radian)

l

= panjang STTL (km)

L

= induktansi STTL (H)

C

= kapasitansi STTL (F) =2 f

Setelah STTL dikompensasi seri, Persamaan (II.12) menjadi :

P' =

Vk Vt'

Z C'

sin θ '

sin δ '

setelah dikompensasi seri

(II.14)

Kompensasi reaktor shunt akan menyebabkan ’< dan ZC’>ZC. Sehingga kompensasi reaktor shunt belum tentu menaikkan hantaran daya STTL. Kompensasi kapasitor shunt akan menyebabkan ’> dan ZC’
- 16 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Menurut Gönen [3], secara umum lokasi terbaik kapasitor seri di jaringan dapat ditentukan melalui pengoptimalan rugi-rugi daya dan pengaturan tegangan. Penelitian tentang profil tegangan STTL sangat penting untuk menjamin letak kapasitor yang paling efektif. Menurut Gönen, setidaknya ada 9 langkah perhitungan yang harus dilakukan untuk menentukan letak kapasitor seri di suatu jaringan. Gönen tidak menyebutkan pola-pola tertentu seperti yang disebutkan oleh Tagare. Menurut Rahman [12], dalam tugas akhirnya yang membahas tentang analisa kinerja jaringan 500 kV (saluran panjang) tanpa kompensasi dan dengan kompensasi kapasitor seri. Kedua sistem itu dibandingkan saat bekerja pada frekuensi normal (50 Hz) dan saat frekuensi dibawah normal (48,5 Hz). 48,5 Hz bisa terjadi saat ada gangguan atau pembangkitan berkurang. Analisa kinerja meliputi tegangan terima, daya aktif, dan daya reaktif dengan letak kapasitor seri yang dipindahpindah (di sisi kirim, sisi terima, di kedua sisi, dan di tengah saluran). Ternyata, menurut Rahman, penempatan kapasitor seri di tengah saluran lebih baik dibandingkan ditempat lain di sepanjang saluran. Hal itu dilihat dari segi kenaikan kebutuhan daya reaktif saluran yang minimum. Namun hal itu lebih mahal karena harus membangun gardu induk baru. Menurut Adhianto [1], dalam tugas akhirnya yang mengambil data dari salah satu jaringan EHV 500 kV interkoneksi Jawa-Bali yaitu saluran transmisi dari Bandung Selatan ke Ungaran (saluran panjang). Adhianto meneliti tujuh macam rangkaian yang akan dipilih mana yang paling optimal. Parameter yang diambil sebagai bahan penelitian adalah panjang jaringan dan faktor rugi-rugi jaringan. Kedua parameter tersebut diujikan kepada tujuh rangkaian di atas untuk diteliti mana yang paling baik dalam hantaran daya maksimumnya. Ternyata, menurut Adhianto, rangkaian dengan kapasitor seri yang diletakkan di ujung terima adalah yang paling baik. Menurut Rao [13], biasanya kapasitor seri diletakkan di sisi terima dari saluran panjang. Dia juga menuliskan bahwa perbedaan utama antara kapasitor seri dan kapasitor shunt adalah pada kemampuan penyaluran dayanya. Menurut Schultz, Prof. [14] dari perusahaan Leybold Didactic di Jerman, pada model saluran transmisi 380 kV (ultra-high voltage) yang dirancangnya, Schultz meletakkan kapasitor seri sebagai kompensator di sisi terima (sisi beban). II.3.3 Alasan Tertundanya Penggunaan Kompensasi Seri Meskipun keuntungan-keuntungan kompensasi seri telah diketahui sejak lama, namun perkembangannya kalah cepat dibandingkan kapasitor shunt karena memerlukan metode-metode khusus untuk mengatasi kerugiannya [15] :

- 17 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

a. Pada dasarnya bila gangguan terjadi pada STTL berkompensasi seri , sehingga menyebabkan pemadaman, arus gangguan yang timbul akan mengalir melalui kapasitor seri. Tegangan di kapasitor seri yang muncul akibat arus gangguan tersebut akan besar sekali melebihi kemampuan desainnya. Pada aplikasi-aplikasi terdahulu, kapasitor serinya akan meledak. Ada dua cara untuk mengatasinya : Meningkatkan ketahanan kapasitor, yaitu dengan cara melakukan pengujian dan perancangan kapasitor dengan rating tegangan yang lebih tinggi. Cara ini tentu saja tidak ekonomis (mahal). Memasang peralatan proteksi tegangan-lebih yang bisa melepas kapasitor seri secepat mungkin saat ada gangguan dan memasukkannya kembali jika gangguan telah berlalu sehingga sistem tetap stabil. Cara ini lebih banyak dipakai. Contohnya adalah dengan menggunakan celah percikan (spark gap) dan metode flip-flop [15]. b. Kapasitor seri mengubah frekuensi resonansi natural dari STTL turun sampai sedikit di bawah frekuensi nominalnya. Jika ada gangguan pada frekuensi resonansi natural tersebut maka akan timbul sub-synchronous resonance (SSR) yang mewakili selisih antara dua frekuensi. SSR akan menimbulkan masalah serius pada poros generator. c. Karena permasalahan di item a dan b, maka diperlukan lebih banyak circuit breaker (CB) untuk melindungi kapasitor seri sehingga biaya lebih mahal. Biaya yang mahal ini menjadi salah satu hambatan untuk mengembangkannya. II.4 Teori Singkat PWM Teknik kendali PWM (Pulse Width Modulation) banyak dipakai di industri-industri terutama sebagai penggerak mesin-mesin listrik atau inverter. Namun dipenelitian ini PWM akan diterapkan pada jaringan sistem tenaga listrik. Prinsip dasar PWM adalah membandingkan gelombang pembawa (carrier) dengan gelombang acuan (reference). Jenis-jenis kendali PWM di bawah ini mengacu pada aplikasinya di inverter 1-fasa (1/2 jembatan) yang juga bisa dianalogikan untuk aplikasi di jaringan sistem tenaga. Single-PWM Dalam kendali single-PWM, hanya ada satu pulsa per ½ perioda dan lebar pulsa bisa divariasikan (diubah-ubah). Gambar II.7 menunjukkan pembangkitan sinyal penyulutan untuk dua buah saklar daya. Sinyal penyulutan dibangkitkan dengan cara membandingkan sinyal referensi (dengan amplitudo Aref) dengan gelombang segitiga (dengan amplitudo Acarr). Frekuensi gelombang segitiga menentukan frekuensi fundamental tegangan keluaran inverter. Dengan mengubah-ubah Aref dari 0 sampai Acarr, maka lebar pulsa ( ) dapat diubah dari 0° sampai 180°. Perbandingan Aref terhadap Acarr merupakan variabel kendali dan disebut sebagai duty cycle (indeks modulasi),

D=

Aref

(II.15)

Acarr

- 18 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar II.7. Single-PWM Di pengendalian dengan single-PWM, harmonik yang dominan muncul adalah harmonik ketiga, dan distortion factor akan meningkat tajam pada tegangan keluaran yang rendah (di inverter). Multiple-PWM (MPWM) atau Uniform-PWM (UPWM) Kandungan harmonik dapat dikurangi dengan menggunakan beberapa pulsa per ½ perioda tegangan keluaran. Pembangkitan sinyal penyulutan (untuk meng-ON-kan dan meng-OFF-kan saklar daya) sama prinsipnya dengan single-PWM seperti ditunjukkan Gambar II.8. Frekuensi sinyal referensi akan menentukan frekuensi keluaran inverter (fo), dan frekuensi sinyal segitiga (fcarr) akan menentukan jumlah pulsa per ½ perioda (p). Hal ini sedikit berbeda dengan singlePWM. Indeks modulasi (duty cycle) akan mengatur tegangan keluaran inverter.

Gambar II.8. MPWM atau UPWM Jumlah pulsa per ½ perioda adalah :

p=

f carr 2 fo

fcarr = fpwm

(II.16)

- 19 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Variasi duty cycle (D) dari 0 sampai 1 akan mengubah-ubah lebar pulsa dari 0 sampai /p dan mengatur tegangan keluaran inverter dari 0 sampai Vs (tegangan sumber). Urutan harmonik pada MPWM (UPWM) sama dengan single-PWM. Distortion factor akan berkurang sekali dibandingkan dengan single-PWM. Tetapi, karena proses pensaklaran yang lebih banyak, rugi-rugi pensaklaran akan meningkat. Dengan jumlah p yang lebih besar, amplitudo lower-order harmonics akan lebih kecil, tapi amplitudo beberapa higher-order harmonics akan naik. Hal ini bisa diatasi dengan mudah melalui filterisasi. Sinusoidal-PWM (SPWM) Pada metode ini sinyal referensi yang digunakan adalah gelombang sinus. Berarti lebar tiap pulsa akan berbeda-beda tergantung pada magnitud gelombang sinusnya. Distortion factor dan lowerorder harmonics akan berkurang jauh dibandingkan dengan metode single-PWM maupun MPWM (UPWM). Sinyal penyulutan dibangkitkan dengan cara membandingkan sinyal referensi sinusoidal dengan gelombang pembawa (segitiga) berfrekuensi fcarr (lihat Gambar II.9). Frekuensi sinyal referensi (fref) akan menentukan frekuensi keluaran inverter (fo). Hal ini serupa dengan metode MPWM (UPWM), tapi berbeda dengan metode single-PWM. Sedangkan amplitudo puncak referensi (Aref) mengatur duty cycle (D) dan tegangan keluaran efektif inverter (Vo). Jumlah pulsa per ½ perioda bergantung pada fcarr (fcarr = fpwm). Sinyal penyulutan juga bisa dibangkitkan dengan bentuk gelombang segitiga yang unidirectional seperti di Gambar II.9 bagian terbawah.

Gambar II.9. Sinusoidal-PWM (SPWM)

- 20 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Harga efektif tegangan keluaran inverter dapat diubah-ubah dari 0 sampai Vs (tegangan sumber inverter) dengan cara mengubah duty cycle (D) dari 0 sampai 1. Pada metode SPWM ini, distortion factor berkurang jauh dibandingkan metode MPWM (UPWM). Metode ini juga menghilangkan semua harmonik yang berharga

2p-1. Untuk p = 5, lower-order harmonics – nya adalah yang

kesembilan.

- 21 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

BAB III PEMANFAATAN TEKNIK PWM UNTUK KOMPENSASI SERI TERKENDALI III.1 Pendahuluan Kompensasi seri yang terkendali telah lama dikenal dan diaplikasikan. Tahun 1992, TCSC pertama kali dipasang di gardu Kayenta (seperti sudah disinggung pada Bab I). Di Bab I pun telah diterangkan silsilah perkembangan kompensasi seri terkendali. Ada tiga alasan utama mengapa kompensasi seri perlu dikendalikan : Masalah kebutuhan kapasitor bank yang kapasitansinya belum tentu sesuai dengan yang tersedia di pasaran. Bila harga arus/tegangan yang dikenakan pada kapasitor bank bisa diatur, maka kendala ini bisa diatasi. Masalah kondisi beban listrik yang selalu berfluktuasi sehingga kebutuhan daya reaktif yang tidak selalu sama. Saat daya beban kecil, jatuh tegangan STTL (IXsal) tidak terlalu besar. Pada kondisi inilah dibutuhkan reaktansi kapasitif (XC) yang kecil untuk mengompensasi STTL, atau bisa jadi tidak perlu dikompensasi. Saat daya beban besar, jatuh tegangan STTL akan naik. Di saat itulah dibutuhkan reaktansi kapasitif yang lebih besar untuk mengurangi jatuh tegangan STTL. Bila harga arus/tegangan yang dikenakan pada kapasitor bank bisa diatur, maka fluktuasi beban listrik dapat dilayani dengan lebih baik tanpa menyebabkan melonjaknya tegangan sisi terima saat daya beban ringan (disebut efek ferranti). Pada kompensasi seri konvensional (fixed series compensation) biasanya juga dikombinasi dengan kompensasi reaktor shunt untuk mengatasi efek ferranti ini [1]. Jika kompensasi seri bisa dikendalikan, kebutuhan akan reaktor shunt yang mahal bisa dikurangi atau ditiadakan sama sekali. Masalah peletakan kapasitor seri yang paling optimal di STTL, seperti telah dijelaskan di sub II.3.2. Jika kompensasi seri bisa dikendalikan, maka letak kapasitor seri cukup ditengah STTL untuk menghindari akibat sampingan seperti yang diungkapkan Tagare [15] dan Gönen [3]. Prinsip umum kompensasi seri terkendali bisa dijelaskan melalui persamaan dasar kapasitor, bahwa tegangan kapasitor bisa diubah-ubah dengan mengatur harga & lama arus yang melaluinya : t

1 vc (t ) = ic (t )dt C0 Vc = jX c I c =

1 T

(harga sesaat) T

{vc (t )}2 dt

(III.1)

(harga efektif / kondisi mantap)

0

T = ½ perioda sinusoidal Berikut akan dijelaskan beberapa cara yang bisa digunakan untuk mengatasi tiga masalah tersebut (yaitu ketidaksesuaian antara kapasitansi kapasitor yang dibutuhkan dengan kapasitansi kapasitor yang tersedia di pasaran, masalah fluktuasi beban, dan letak kapasitor seri yang paling optimal).

- 22 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Cara I : dengan merangkai beberapa kapasitor, bisa secara seri maupun paralel atau kombinasi keduanya, sehingga dapat memenuhi kapasitansi kapasitor yang dibutuhkan walaupun kapasitansi yang dimaksud tidak ada di pasaran. Misalkan kapasitor yang dibutuhkan adalah C1 = 120 µF, memiliki kemampuan kerja (nominal) pada 90 A / 400 V, dan mampu mensuplai daya reaktif 120 KVAR. Sedangkan yang tersedia di pasaran adalah C2 = 40 µF / 15 A / 400 V / 40 KVAR. Maka rangkaian kapasitor bank –nya menjadi seperti yang ditampilkan Gambar III.1.

Gambar III.1. Ilustrasi Cara I Namun cara I ini tidak mampu mengatasi kendala fluktuasi beban karena termasuk fixed compensation, artinya pada kondisi beban yang berat dan ringan STTL akan selalu terkompensasi oleh reaktansi kapasitif yang sama besar. Hal itu bisa menimbulkan melonjaknya tegangan sisi terima saat kondisi beban ringan (disebut efek ferranti). Walaupun bisa diatasi dengan pemasangan saklar mekanis dan reaktor shunt, tapi metode itu kurang responsif dan mahal. Cara II : menggunakan salah satu jenis saklar daya, yaitu thyristor. Cara ini disebut TCSC [5,6,10] dimana penjelasan dan gambarnya telah ditampilkan di Bab I. Cara III : menggunakan jenis thyristor generasi yang lebih baru, yaitu GTO (Gate Turn-Off thyristor). Cara ini disebut GTOCSC [6,8,11] dimana penjelasan dan gambarnya telah ditampilkan di Bab I. Cara IV : menggunakan teknik pensaklaran PWM. Cara ini disebut PWMCSC [2,9] yang gambar rangkaiannya telah ditampilkan di Bab I. Semua kekurangan yang ada pada cara I, II, dan III berhasil diatasi oleh metode ini. Metode PWMCSC pertama kali diajukan oleh Chu dan Pollock [2], namun rangkaiannya masih tergolong rumit karena membutuhkan 12 saklar daya untuk sistem 3-fasa. PWMCSC oleh Chu dan Pollock memiliki prinsip yang sama dengan TCSC, yaitu mengatur besarnya arus yang lewat di induktor sehingga reaktansi kapasitif kapasitor seri yang masuk ke dalam STTL menjadi variabel disesuaikan dengan kebutuhan (kondisi beban listrik).

- 23 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Lopes, Fernandes, Neto, dan Joós [9] kemudian membuat topologi rangkaian PWMCSC dengan keunggulan yang sama dengan Chu dan Pollock tetapi lebih sederhana, yaitu terdiri dari 4 saklar daya, 3 trafo gandeng, dan penyearah dioda (untuk STTL 3-fasa). Sinyal PWM digunakan untuk menyulut saklar-saklar daya sehingga arus yang melalui kapasitor bank bisa diatur besarnya. Artinya, tegangan di kapasitor bank pun bisa divariabelkan dimana tegangan tersebut berbanding lurus dengan harga reaktansi kapasitif kapasitor bank yang dibutuhkan untuk kompensasi seri (Persamaan III.1). Cara untuk mengatur arus di kapasitor bank adalah dengan mengubah-ubah lebar pulsa atau duty cycle (D = ton / T) sinyal PWM (lihat Gambar III.2, III.3, dan I.4).

Gambar III.2. Ilustrasi Cara IV III.2 Rangkaian PWMCSC Gambar I.4 & III.3 menampilkan rangkaian daya PWMCSC (Pulse Width Modulation Controlled Series Compensation) yang terpasang di STTL [9,16].

Gambar III.3. Rangkaian Ekivalen PWMCSC 1-Fasa

- 24 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Rangkaian PWMCSC terpasang secara seri di STTL (Gambar I.4). Dalam perspektif 1-fasa (Gambar III.3), PWMCSC dapat diwakili oleh saklar daya dua-arah S4 yang dirangkai paralel dengan kapasitor yang terhubung seri dengan saklar daya dua-arah S1 (saklar utama). S1 dan S4 bekerja saling berlawanan. Jika S1 ON, berarti S4 OFF, kapasitor terhubung ke STTL. Sebaliknya, kapasitor terlepas dari STTL dan S4 serta penyearah dioda menjadi tempat untuk mengalirkan arus sekunder trafo. Semua saklar daya dikendalikan oleh sinyal PWM berfrekuensi tetap. Dengan demikian terlihat bahwa untuk sistem 3-fasa, PWMCSC hanya membutuhkan empat buah saklar daya [9]. Hal ini berbeda dengan rangkaian yang diusulkan oleh Chu dan Pollock [2] yang butuh 12 saklar daya untuk sistem 3-fasa. Dengan mengatur D (duty cyle) sinyal PWM, maka derajat kompensasi seri (reaktansi kapasitif kapasitor bank) bisa diatur sesuai kebutuhan (kondisi beban). Harga reaktansi kapasitif kapasitor bank berbanding lurus dengan tegangannya. Tegangan inilah yang akan muncul disisi primer trafo gandeng (Vcomp) dan mengompensir Xsal. Saat S123 ON, tegangan sesaat yang muncul disisi primer trafo gandeng (vcomp) adalah tegangan jepit di XLT ditambah tegangan kapasitor yang dilihat oleh sisi primer trafo gandeng (vinj). III.3 Komponen PWMCSC Seperti tampak digambar III.3 dan I.4, PWMCSC memiliki empat komponen utama : trafo gandeng, saklar daya dua-arah, penyearah dioda, dan kapasitor bank. Berikut penjelasan tentang peran dan fungsi masing-masing komponen tersebut. Trafo gandeng : diwakili oleh reaktansi bocor (XLT) yang diseri dengan trafo 1:1. Fungsinya untuk menggandengkan perangkat PWMCSC dengan STTL secara seri, sehingga dalam kondisi kapasitor masuk ke STTL ataupun terlepas dari STTL operasi pengiriman dayanya tidak terputus (terganggu) dan frekuensi dari arus STTL (I) tidak terganggu. Trafo gandeng juga berfungsi untuk memisahkan PWMCSC dan STTL sehingga arus yang lewat dikapasitor & saklar utama (IC = Isek

I) bukanlah I

seperti pada TCSC dan GTOCSC, maka rangkaian sinkronisasi tidak lagi dibutuhkan. Trafo stepup juga bisa digunakan jika komponen PWMCSC memiliki rating arus yang kecil. Sedangkan trafo step-down digunakan bila komponen PWMCSC memiliki rating tegangan yang kecil. Perbandingan belitan 1:1 biasa digunakan untuk memudahkan perhitungan parameterparameternya (lihat lampiran). Menentukan perbandingan belitan trafo gandeng berarti menentukan tegangan maksimum dan arus maksimum yang akan dikenakan ke kapasitor (disesuaikan dengan kebutuhan besarnya VC yang diinginkan). Sisi sekunder trafo gandeng dirangkai bintang (wye) untuk menghilangkan harmonik tegangan kelipatan tiga (h = 3,6,9,...). Saklar daya dua-arah : S123 (saklar utama) berfungsi untuk mengatur besar dan lamanya arus yang akan melalui kapasitor (IC). Dengan demikian harga VC bisa divariasikan sesuai kebutuhan (lihat Persamaan III.1). Yang bertugas mengaktifkan S123 dan S4 adalah pulsa PWM (lihat Gambar III.2). Mengubah-ubah harga VC dapat diperoleh dengan mengatur D, yaitu dengan cara menaik-

- 25 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

turunkan amplitudo gelombang referensi (Vref) sinyal PWM. D didefinisikan sebagai perbandingan antara ton dan T atau Vref dan Vcarr sinyal PWM (lihat Bab 2). Saat S123 di-ON-kan, S4 di-OFF-kan sehingga arus sekunder trafo gandeng (Isek = IC) mengalir di kapasitor. Saat S123 di-OFF-kan, S4 diON-kan arus sekunder trafo gandeng akan beralih ke penyearah dioda dan S4. Penyearah dioda 3-fasa : akan menjalankan fungsinya saat S4 di-ON-kan. Berarti ia berperan sebagai tempat pelaluan arus sekunder trafo gandeng saat S123 di-OFF-kan dan sebagai alat proteksi bagi trafo gandeng. Bila arus sekunder trafo gandeng tidak dialihkan saat S123 OFF, maka trafo gandeng bisa rusak. Selama S4 ON, sisi sekunder trafo gandeng dihubung-singkat sehingga Vcomp adalah jatuh tegangan di XLT. Konstruksi 3-fasa digunakan karena STTL-nya juga 3-fasa sehingga akan menghemat jumlah saklar daya yang digunakan untuk mengalihkan Isek (cukup satu saklar daya S4 saja). Kapasitor bank : merupakan komponen utama dari PWMCSC. Fungsinya untuk mengompensasi rugi-rugi reaktansi induktif saluran (IXsal). III.4 Pemilihan Saklar Daya Dua-Arah Karena pulsa yang digunakan untuk menyulut saklar daya berbasis sinyal PWM dan aplikasinya pada STTL yang berdaya tinggi maka syarat pokok dalam memilih saklar daya adalah berkecepatan tinggi, fully controllable, dan berdaya tinggi. Berarti jelas, thyristor tidak memenuhi syarat kecepatan tinggi dan fully controllable. GTO memang fully controllable dan kecepatannya juga lebih tinggi daripada thyristor, tapi butuh arus negatif yang besar untuk memadamkannya sehingga rangkaian penyulutannya lebih rumit. MOSFET dan IGBT lebih cocok untuk aplikasi ini. Selain memenuhi ketiga syarat di atas, untuk MOSFET & IGBT jenis baru tidak membutuhkan rangkaian snubber dan membawa sifat parasitik dioda anti-paralel sehingga merupakan saklar daya dua-arah. Tapi karena MOSFET memiliki harga yang jauh lebih murah daripada IGBT, maka disini akan digunakan MOSFET. IGCT dan MCT juga cocok dipilih, tapi keduanya masih dalam tahap pengembangan sehingga tak ada di software PSIM. IGCT merupakan pengembangan lanjut dari GTO. Sedangkan MCT menggabungkan sifat MOSFET dan thyristor. III.5 Prinsip Kerja S123 disulut bersamaan oleh deretan pulsa PWM berfrekuensi tetap (fsw) dengan duty cycle (D) yang bisa diubah-ubah. D didefinisikan sebagai perbandingan antara ton dan T atau antara Vref dan Vcarr sinyal PWM. Perubahan D dilakukan dengan mengatur amplitudo gelombang referensi. Bila saklar utama (S123) di-ON-kan, tegangan sesaat yang muncul di sisi primer trafo gandeng (vcomp) adalah tegangan di reaktansi bocor trafo gandeng (XLT) ditambah tegangan kapasitor yang dilihat oleh sisi

- 26 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

primer trafo (vinj). S4 dikendalikan berlawanan dengan saklar utama. Bila saklar utama OFF, melalui penyearah dioda, S4 berperan sebagai tempat pelaluan isek. Selama kondisi ini, sisi sekunder trafo gandeng dihubung-singkat dan tegangan yang muncul di sisi primer (vcomp) sama dengan tegangan jepit di reaktansi bocor trafo (XLT). Gambar III.4 dan III.3 bisa digunakan untuk membantu memahami prinsip kerja PWMCSC. Tegangan di sisi primer trafo gandeng (Vcomp) memiliki dua komponen. Pertama, tegangan yang terpotong-potong yang tertinggal 90° dari arus STTL (I). Tegangan tersebut merupakan hasil dari tegangan yang muncul di kapasitor (VC) akibat pensaklaran PWM. Magnitudo VC merupakan fungsi dari I dan D (lihat Persamaan III.5). Dengan kata lain, akibat dari proses ON-OFF disaklar utama oleh sinyal PWM, VC akan dilihat sebagai Vinj oleh STTL. Kedua, tegangan sinusoidal yang disebabkan oleh jatuh tegangan di XLT. Tegangan ini mendahului arus STTL (I) sebesar 90°. Sehingga komponen fundamental dari Vcomp adalah gabungan kedua komponen tersebut yang tampak digambar III.4 (atas warna merah). Sedangkan I (atas warna biru), VC (bawah warna merah), dan IC (bawah warna biru). Vcomp sepuncak dengan VC (lihat juga Gambar III.2). I sefasa & sepuncak dengan IC.

Gambar III.4. I & Vcomp (atas) ; IC & VC (bawah)

- 27 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

III.6 Persamaan Matematika Kondisi Mantap [9] Anggap STTL 3-fasa setimbang. Analisa persamaan matematika kondisi mantap akan mengacu pada rangkaian 1-fasa di Gambar III.3. Trafo gandeng diwakili oleh reaktansi bocor (XLT) yang diseri dengan trafo 1:1. Di sisi sekunder trafo gandeng, terangkai dua saklar daya ideal yang mampu bekerja dua-arah (S1 dan S4), dan kapasitor bank dengan reaktansi XC. Sedangkan STTL diwakili oleh impendansi seri (Zsal), tegangan kirim (Vk), dan tegangan terima (Vt). Arus STTL dianggap sinusoidal dengan magnitud konstan :

i (t ) = I sin (ωt )

(III.2)

Pengaruh kendali PWM dinyatakan oleh fungsi pensaklaran f(t) yang didapat dari deret Fourier sinyal penyulutan di S1. Sinyal penyulutan tersebut merupakan deretan pulsa berfrekuensi tetap (fsw) dengan duty cycle (D) yang variabel.

f (t ) = D +

∞ n =1

(

Dn cos nk f ωt

)

(III.3)

dimana, Dn

= | (2/ n) sin ( nD) |

kf

= perbandingan antara frekuensi pensaklaran PWM (fsw) dengan frekuensi nominal arus/tegangan STTL (fmains) =2

fmains

Arus yang melalui kapasitor (IC) dapat dirumuskan sebagai hasil kali dari I dan fungsi pensaklaran PWM f(t) :

ic (t ) = f (t )i (t )

= DI sin (ωt ) +

I ∞ Dn sin nk f + 1 ωt + sin nk f − 1 ωt 2 n=1

{ [(

) ]

[(

) ]}

(III.4)

Persamaan (III.4) menunjukkan bahwa harmonik arus dikapasitor merupakan kelipatan fsw (nkf ± 1), dimana n = 1,2,3,… . Sehingga harmonik tegangan dikapasitor, yang menimbulkan impedansi rendah pada frekuensi tinggi, dapat diabaikan jika fsw bernilai tinggi. Maka,

vc (t ) ≈ − X c DI cos(ωt )

(III.5)

Secara analogi, tegangan yang diinjeksikan ke STTL (Vinj) dapat dihasilkan dari VC dan f(t) :

X I vinj (t ) ≈ − X c D 2 I cos(ωt ) − c 2

∞ n =1

{ [(

) ]

[(

) ]}

DDn cos nk f + 1 ωt + cos nk f − 1 ωt

- 28 -

(III.6)

Tesis Magister-Luqmanul Hakim Effendi-23203013

Harga reaktansi yang dilihat oleh STTL saat frekuensi nominal (yang muncul di sisi primer trafo) :

X comp = − X Ceq + X LT

(III.7)

dimana XCeq adalah reaktansi ekivalen kapasitor yang muncul karena proses pensaklaran. Harganya bisa dihitung oleh :

X Ceq = D 2 X c

(III.8)

sehingga Persamaan (III.7) menjadi :

X comp = − D 2 X c + X LT

(III.9)

Gambar III.5 [9] menampilkan variasi harga Xcomp sebagai fungsi dari perubahan D. Kurva tersebut didapat dari PWMCSC yang memiliki derajat kompensasi maksimum (Smax) 30 % atau 0,3 pu dan XLT = 0,0033 pu. Smax diperoleh saat D = 1 atau saat kapasitor masuk ke STTL secara penuh seperti pada fixed compensation, artinya saklar utama ON terus selama 1 perioda. Bila D > (XLT /XC)

(1/2)

maka harga reaktansi PWMCSC adalah kapasitif, sebaliknya induktif.

Gambar III.5. Variasi Harga Xcomp Sebagai Fungsi dari D III.6.1 Harmonik Arus Di STTL [9] Harmonik tegangan yang dibangkitkan oleh pensaklaran PWMCSC dan kemudian diinjeksikan ke STTL dapat dihitung dari Persamaan (III.6) suku kedua. Harmonik tegangan tersebut merupakan kelipatan dari fsw (nkf ± 1), dimana n = 1,2,3,… . Magnitud harmonik tegangan (Vinj n) yang muncul akan menyebabkan harmonik arus STTL, dengan magnitud :

I nk f ±1 =

Vinj

n

(nk f ± 1)( X sal + X LT )

(III.10)

dimana Vinj n adalah :

Vinj = n

X c I1 DDn 2

(III.11)

- 29 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Maka, rasio antara magnitud harmonik arus STTL terhadap komponen fundamental didapat dari substitusi Persamaan (III.11) ke Persamaan (III.10) :

I nk f ±1 I1

=

X c DDn 2 nk f ± 1 ( X sal + X LT )

(

)

(III.12)

Reaktansi kapasitor bank dan reaktansi bocor trafo yang dinyatakan sebagai fungsi dari Smax adalah:

Xc =

S max X sal 1 − X lt

X LT =

X lt S max X sal 1 − X lt

(III.13)

dimana Xlt adalah reaktansi bocor trafo dalam pu atau %. Substitusi Persamaan (III.13) ke (III.12) didapat :

I nk f ±1 I1

=

DDn S max 2 nk f ± 1 1 − (1 − S max )X lt

(

)

(III.14)

Gambar III.6a [9] menunjukkan variasi magnitud maksimum dari harmonik yang dominan (kf -1) sebagai fungsi dari kf untuk Smax yang berbeda, pada D = 0,65. Sedangkan Gambar III.6b [9] menunjukkan variasi magnitud maksimum dari harmonik yang dominan sebagai fungsi dari Smax untuk kf yang berbeda. Kurva-kurva tersebut diambil pada Xlt = 0,1 pu (10 %).

Gambar III.6.(a) Variasi Magnitud Maksimum Dari Harmonik Yang Dominan Sebagai Fungsi Dari kf (b) Variasi Magnitud Maksimum Dari Harmonik Yang Dominan Sebagai Fungsi Dari Smax

- 30 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Dari Gambar III.6 terlihat bahwa untuk menekan harmonik arus STTL sampai 1% dari komponen fundamentalnya, fsw minimal harus 960 Hz (kf = 16), sistem fmains = 60 Hz [9]. Hal ini akan menjadi pertimbangan saat kita memilih jenis saklar daya. Atau dengan cara lain, yaitu menggunakan multimodule seperti pada [9]. III.6.2 Peningkatan Hantaran Daya Aktif [9] Dengan mengecilnya harga Xsal setelah dikompensasi oleh PWMCSC, berarti hantaran daya aktif STTL akan membesar (lihat juga Bab II) :

P=

1 − X lt (%)

(

1 − X lt (%) + S max X lt (%) − D 2

)

Gambar III.7 [9] menampilkan kurva P sebagai fungsi dari D.

Gambar III.7. Hantaran Daya Aktif Sebagai Fungsi Dari D

- 31 -

(III.15)

Tesis Magister-Luqmanul Hakim Effendi-23203013

BAB IV SIMULASI, PENGUJIAN, DAN ANALISA IV.1 Pendahuluan Untuk menguji teori-teori yang telah disampaikan pada bab-bab sebelumnya, maka dalam penelitian ini akan dilakukan studi kasus melalui simulasi dan pengujian di laboratorium. Studi kasus yang akan dilakukan adalah sebagai berikut : a) Simulasi menggunakan perangkat lunak PSIM : Sistem 1-fasa. Sistem 3-fasa. b) Pengujian di laboratorium : Sistem 1-fasa.

IV.2 Simulasi 1-Fasa Menggunakan PSIM

Gambar IV.1. Rangkaian Simulasi 1-Fasa

- 32 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Tabel IV.1 menampilkan data-data STTL dan PWMCSC, sedangkan Tabel IV.2 merupakan jenis beban linier yang digunakan dalam simulasi (dan juga pengujian nantinya). Tabel IV.1. Data STTL & PWMCSC Tegangan kirim Induktansi total STTL per fasa Kapasitor bank per fasa Frekuensi PWM Saklar daya Sutama & S4 Trafo gandeng per fasa (50V ; 5A)

Vk = (100 ∠0°) V ; fmains = 50 Hz L = 29 mH/fasa Xsal = 9,1106 /fasa C = 500 µF/fasa XC = 6,3694 /fasa ; Smax = 70% fsw = 1250 Hz kf = 1250/50 = 25. Saklar daya dua-arah tanpa dioda internal. Rasio belitan = 1: 1 Tahanan primer Rp = 0,402 Tahanan sekunder Rs=0,402 Induktansi primer Lp=0,2722 mH Induktansi sekunder Ls=0,2722 mH Induktansi pemagnetan Lm = 0,3938 H Tahanan rugi inti RC = 198,011

Tabel IV.2. Data Beban Linier Beban impedansi ringan (selanjutnya disebut beban ringan) Beban impedansi sedang (selanjutnya disebut beban sedang) Beban impedansi berat (selanjutnya disebut beban berat)

Z1 = Rmurni = 19,5

= (19,5 ∠0°)

Z2 = (19,5

+ j 5 mH) = (19,6 ∠4,6°)

Z3 = (19,5

+ j 22 mH) = (21 ∠19,5°)

Berarti daya beban besar (I besar) Berarti daya beban menengah (I menengah) Berarti daya beban kecil (I kecil)

Bentuk-bentuk gelombang yang dihasilkan dari proses simulasi saat STTL berbeban berat (daya beban kecil) diperlihatkan oleh Gambar IV.2 sampai Gambar IV.6 berikut, dengan harga D yang diubah-ubah. Bandingkan dengan hasil pengujian di sub bab IV.4.

Gambar IV.2. Hasil Simulasi 1-Fasa Berbeban Berat Saat D = 0

- 33 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar IV.3. Hasil Simulasi 1-Fasa Berbeban Berat Saat D = 0,2

Gambar IV.4. Hasil Simulasi 1-Fasa Berbeban Berat Saat D = 0,6

- 34 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar IV.5. Hasil Simulasi 1-Fasa Berbeban Berat Saat D = 0,8

Gambar IV.6. Hasil Simulasi 1-Fasa Berbeban Berat Saat D = 1

- 35 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Tabel IV.3. Hasil Simulasi 1-Fasa Saat Beban Ringan (Daya Beban Besar) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal)x100 (%)

V ={(Vk - Vt)/Vk }x100 (%)

Pk (W)

Pt (W)

0 0,2 0,4 0,6 0,8 1

79,7511 80,2322 81,6954 84,1797 87,6601 91,8991

4,48042 4,50072 4,55988 4,65235 4,76306 4,85911

0,0453376 6,92103 12,4856 18,6299 25,4638 32,8741

0,14156 2,0165 2,90715 3,67097 4,40447 5,11859

3,68179 4,61498 8,24173 14,2476 22,3288 32,2972

0,32027 3,432 4,294 5,075 5,781 6,4225

3,515 37,67 47,132 55,7 63,45 70,5

20,25 19,77 18,30 15,82 12,34 8,1

390,251 393,845 404,487 421,43 442,319 461,296

374,233 377,625 387,683 403,659 423,262 440,769

Pk (W)

Pt (W)

367,062 370,8 382,014 400,429 424,598 450,004

352 355,536 366,153 383,552 406,311 429,942

Pk (W)

Pt (W)

288,93 292,42 308,938 321,851 349,319 385,5

277,084 280,398 290,590 308,305 334,291 368,231

Cos øk Sisi Kirim 0,906 0,91 0,922 0,939 0,96 0,98

Cos øt Sisi Terima 0,987 0,986 0,986 0,985 0,985 0,985

Cos øk Sisi Kirim 0,880 0,884 0,897 0,917 0,943 0,969

Cos øt Sisi Terima 0,984 0,984 0,984 0,983 0,983 0,983

Cos øk Sisi Kirim 0,785 0,79 0,804 0,827 0,861 0,902

Cos øt Sisi Terima 0,935 0,935 0,935 0,934 0,933 0,934

Tabel IV.4. Hasil Simulasi 1-Fasa Saat Beban Sedang (Daya Beban Menengah) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal)x100 (%)

0 0,2 0,4 0,6 0,8 1

85,0135 85,4401 86,7022 88,7338 91,3144 93,8947

4,34522 4,36703 4,43143 4,53509 4,66697 4,79952

4,4797e-2 6,78246 12,1781 18,187 24,9638 32,4732

0,137283 1,95659 2,82530 3,57854 4,31576 5,05602

3,57085 4,50165 8,04671 13,9231 21,9021 31,9036

0,326 3,466 4,31 5,082 5,78 6,422

3,578 38,043 47,30 55,781 63,442 70,48

V ={(Vk - Vt)/Vk }x100 (%) 14,98 14,56 13,29 11,27 8,68 6,105

Tabel IV.5. Hasil Simulasi 1-Fasa Saat Beban Berat (Daya Beban Kecil) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal)x100 (%)

0 0,2 0,4 0,6 0,8 1

87,3681 87,764 88,9176 90,7208 92,8797 94,7526

3,85425 3,87725 3,94692 4,06537 4,23305 4,44232

4,2917e-2 6,28236 11,0295 16,4262 22,7237 30,0997

0,121754 1,73720 2,51664 3,20831 3,91513 4,68057

3,167 4,08204 7,29460 12,6001 19,9579 29,5719

0,3525 3,616 4,383 5,12 5,804 6,43

3,87 39,7 48,11 56,2 63,71 70,6

- 36 -

V ={(Vk - Vt)/Vk }x100 (%) 12,63 12,23 11,08 9,28 7,12 5,25

Tesis Magister-Luqmanul Hakim Effendi-23203013

IV.3 Pengujian 1-Fasa Di Laboratorium Data-data yang digunakan dalam pengujian ini sama dengan data-data simulasi (Tabel IV.1 dan Tabel IV.2), ditambah dengan data saklar daya S1 dan S4 di Tabel IV.6. Tabel IV.6. Data Saklar Daya (MOSFET) Tipe saklar daya : IXBF 9N140 G, produksi IXYS Semiconductor.

disebut BiMOSFET : MOSFET dua arah (reverse conduction capability). Tanpa dioda internal.

Tegangan maksimum 1400 V. Arus maksimum 7 A. Tegangan gate minimum 10 V.

Sedangkan blok rangkaian dasar pengujiannya bisa dilihat digambar IV.7.

Gambar IV.7. Blok Rangkaian Pengujian 1-Fasa IV.3.1 Rangkaian Pembangkit Sinyal Segitiga (Vcarr) Gambar IV.8 menampilkan rangkaian pembangkit sinyal segitiga menggunakan IC tipe XR 2206 yang mampu menghasilkan frekuensi dari 0,01 Hz – 1 MHz. Resistor variabel R1 berfungsi untuk mendapatkan frekuensi segitiga yang diinginkan, dimana frekuensi segitiga sama dengan frekuensi sinyal PWM (fsw). Sedangkan resistor variabel R3 digunakan untuk mengubah-ubah amplitudo sinyal segitiga. Keluaran kaki 2 bisa dilihat pada Gambar IV.10. XR 2206 membutuhkan catu daya DC sebesar +15 Volt yang diperoleh dari rangkaian catu daya (pertama).

- 37 -

Tesis Magister-Luqmanul Hakim Effendi-23203013 &

( %

!

* !

)

! !"#

"

%$&

!

'! '!

Gambar IV.8. Pembangkit Sinyal Segitiga IV.3.2 Rangkaian Pembangkit Sinyal DC Variabel (Vref) Sinyal DC variabel dibutuhkan sebagai sinyal referensi/kontrol yang akan diumpankan ke komparator (LM311). Amplitudo sinyal DC inilah yang akan menentukan duty cycle (D) sinyal PWM. Untuk mendapatkan sinyal DC yang variabel digunakan catu daya (pertama) sebesar +12 Vdc yang dihubungkan ke pembagi tegangan resistif. Lihat Gambar IV.9.

Gambar IV.9. Pembangkit Sinyal DC Variabel (Vref) Kurva segitiga keluaran XR 2206 (Vcarr) dan kurva Vref tampak pada Gambar IV.10 dengan frekuensi segitiga (fcarr) 1250 Hz.

Vcarr

Vref

Gambar IV.10. Sinyal Segitiga & Sinyal DC (Skala 5 V/div ; 1 ms/div ; Probe x1)

- 38 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

IV.3.3 Rangkaian Komparator Gelombang PWM dapat dibangkitkan dengan cara membandingkan sinyal DC (Vref) terhadap sinyal segitiga (Vcarr) menggunakan IC komparator tipe LM311. Pulsa PWM akan berharga 1 (high atau ON) bila harga sesaat sinyal DC lebih besar daripada harga sesaat sinyal segitiga, sebaliknya akan menghasilkan pulsa 0 (low atau OFF). LM311 membutuhkan catu daya (pertama) sebesar ±12 - ±15 Vdc. Rangkaian komparator terlihat di Gambar IV.11.

Gambar IV.11. Rangkaian Komparator LM311 IV.3.4 Rangkaian Driver Keluaran LM311 (di kaki 7) adalah pulsa PWM sebagai hasil perbandingan sinyal DC terhadap sinyal segitiga. Sinyal PWM dengan logika ON-OFF inilah yang akan digunakan untuk mengONOFFkan MOSFET S1 dan S4. Namun sinyal tersebut masih kurang kuat untuk menyulut MOSFET sehingga diperlukan rangkaian driver. Fungsi rangkaian driver antara lain adalah : Sebagai antar-muka (interface) antara rangkaian kendali dan rangkaian daya. Sebagai pemisah (electrical isolation) antara saklar daya dan sinyal logika/kendali PWM. Sebagai penguatan (amplification) bagi sinyal kendali (PWM) agar mencapai tingkat tegangan yang dibutuhkan untuk mengaktifkan saklar daya (MOSFET). Karena ada dua MOSFET dirangkaian daya, maka dibutuhkan dua set rangkaian driver. Kedua rangkaian driver tersebut harus dirancang agar menghasilkan pulsa-pulsa PWM yang bekerja saling berlawanan. Gambar IV.12 menampilkan dua set rangkaian driver yang dimaksud. IC optokopler (tipe 4N28) selain berfungsi sebagai penguat juga sebagai pemisah antara rangkaian komparator LM311 dan driver serta pemisah antara driver S1 dan driver S4. Untuk driver S4 : saat keluaran LM311 high (ON), maka dua buah dioda LED dan transistor internal di optokopler akan ON pula. VGS akan ditarik ke ground (kaki 4 lebih positif daripada kaki 5) sehingga S4 akan OFF. Sebaliknya, saat keluaran LM311 low (OFF), dua buah dioda LED dan transistor internal di optokopler akan OFF pula. VGS akan ditarik ke +12 Vdc(2) (kaki 5 lebih positif daripada kaki 4) sehingga S4 akan ON. Untuk driver S1 : saat keluaran LM311 high (ON), maka dua buah dioda LED dan transistor internal di optokopler akan ON pula. Kaki 4 akan ON jika dibandingkan dengan ground milik

- 39 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

sumber +12 Vdc(3) yang dihubungkan melalui resistor 1k, sehingga S1 akan ON. Sebaliknya, saat keluaran LM311 low (OFF), dua buah dioda LED dan transistor internal di optokopler akan OFF pula. Kaki 5 akan ON dan kaki 4 akan OFF, sehingga S1 akan padam.

Gambar IV.12. Rangkaian Driver Untuk MOSFET Sedangkan Gambar IV.13 merupakan kurva keluaran rangkaian driver (VGS) yang memiliki amplitudo 10 Volt, fpwm = fcarr = 1250 Hz, saat duty cycle (D) = 0,5.

ON

OFF

ON

OFF

Gambar IV.13. Kurva Keluaran Rangkaian Driver (VGS) Saat D=0,5 (Skala 5 V/div ; 0,5 ms/div ; Probe x1)

- 40 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

IV.4 Hasil Pengujian 1-Fasa Saat Beban Berat Berikut akan ditampilkan kurva-kurva VC dan Vcomp hasil pengujian 1-fasa saat beban berat (daya beban kecil) pada berbagai harga D. Bandingkan dengan hasil simulasi di sub bab IV.2.

Gambar IV.14. Tegangan Kapasitor (VC) Saat Pengujian Beban Berat & D = 0 (Skala 5 mV/div ; 5 ms/div ; Probe x1)

Gambar IV.15. Tegangan Sisi Primer Trafo Gandeng (Vcomp) Saat Pengujian Beban Berat & D = 0 (Skala 1 V/div ; 10 ms/div ; Probe x10)

- 41 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar IV.16. Tegangan Kapasitor (VC) Saat Pengujian Beban Berat & D = 0,2 (Skala 1 V/div ; 5 ms/div ; Probe x10)

Gambar IV.17. Tegangan Sisi Primer Trafo Gandeng (Vcomp) Saat Pengujian Beban Berat & D = 0,2 (Skala 0,2 V/div ; 2 ms/div ; Probe x10)

- 42 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar IV.18. Tegangan Kapasitor (VC) Saat Pengujian Beban Berat & D = 0,6 (Skala 1 V/div ; 5 ms/div ; Probe x10)

Gambar IV.19. Tegangan Sisi Primer Trafo Gandeng (Vcomp) Saat Pengujian Beban Berat & D = 0,6 (Skala 0,5 V/div ; 5 ms/div ; Probe x10)

- 43 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar IV.20. Tegangan Kapasitor (VC) Saat Pengujian Beban Berat & D = 0,8 (Skala 2 V/div ; 5 ms/div ; Probe x10)

Gambar IV.21. Tegangan Sisi Primer Trafo Gandeng (Vcomp) Saat Pengujian Beban Berat & D = 0,8 (Skala 1 V/div ; 2 ms/div ; Probe x10)

- 44 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar IV.22. Tegangan Kapasitor (VC) Saat Pengujian Beban Berat & D = 1 (Skala 5 V/div ; 5 ms/div ; Probe x10)

Gambar IV.23. Tegangan Sisi Primer Trafo Gandeng (Vcomp) Saat Pengujian Beban Berat & D = 1 (Skala 5 V/div ; 5 ms/div ; Probe x10)

Selanjutnya Gambar IV.24 menampilkan rangkaian lengkap kendali open-loop untuk pengujian di laboratorium. Tabel IV.7 sampai IV.9 merupakan hasil pengujian 1-fasa (bandingkan dengan Tabel IV.3 sampai IV.5). Sedangkan Gambar IV.25 sampai IV.27 adalah profil PWMCSC yang didapat dari hasil simulasi dan pengujian/percobaan.

- 45 -

+ )

+ )

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar IV.24. Rangkaian Elektronik Kendali Open-Loop Untuk Percobaan/Pengujian

- 46 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Tabel IV.7. Hasil Pengujian 1-Fasa Saat Beban Ringan (Daya Beban Besar) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal)x100 (%)

V ={(Vk - Vt)/Vk }x100 (%)

Pk (W)

0 0,2 0,4 0,6 0,8 1

79,71 80,32 81,52 85,11 88,09 92,01

4,48 4,56 4,61 4,70 4,82 4,93

0,05 7,12 12,52 18,67 25,86 33,13

0,25 2,53 2,95 4,10 4,90 5,50

3,24 4,52 7,98 14,51 20,88 32,59

0,2 2,814 4,244 4,553 5,277 6,023

2,195 30,887 46,583 49,974 57,921 66,109

20,29 19,68 18,48 14,89 11,91 7,99

375,13 377,86 389,54 415,72 425,16 448,25

Cos øk Sisi Kirim 0,91 0,91 0,93 0,94 0,95 0,98

Cos øt Sisi Terima 0,98 0,98 0,98 0,98 0,98 0,98

Cos øk Sisi Kirim 0,88 0,88 0,89 0,90 0,95 0,97

Cos øt Sisi Terima 0,97 0,97 0,97 0,97 0,97 0,97

Cos øk Sisi Kirim 0,78 0,79 0,81 0,82 0,88 0,90

Cos øt Sisi Terima 0,93 0,93 0,93 0,93 0,93 0,93

Tabel IV.8. Hasil Pengujian 1-Fasa Saat Beban Sedang (Daya Beban Menengah) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal)x100 (%)

0 0,2 0,4 0,6 0,8 1

86,00 86,21 87,85 88,72 91,67 94,33

4,45 4,49 4,54 4,59 4,67 4,82

0,05 7,08 12,61 18,88 25,03 32,50

0,20 2,42 2,89 3,66 4,84 6,01

3,57 4,42 8,2 15,23 21,89 32,55

0,25 2,925 4,363 5,158 5,171 5,407

2,744 32,105 47,889 56,615 56,758 59,348

V ={(Vk - Vt)/Vk }x100 (%) 14 13,79 12,15 11,28 8,33 5,67

Pk (W) 355 355,61 360,82 380,42 406,27 430,18

Tabel IV.9. Hasil Pengujian 1-Fasa Saat Beban Berat (Daya Beban Kecil) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal)x100 (%)

0 0,2 0,4 0,6 0,8 1

87,52 87,81 89,35 91,42 93,61 94,94

3,89 3,91 3,99 4,26 4,54 4,78

1,43e-3 10 13,42 15,71 23,86 31,07

0,18 2,25 2,53 3,36 3,88 5,03

2,86 4,86 7,36 10,71 24,28 29,97

7,944e-3 4,444 5,304 4,675 6,15 6,177

0,087 48,778 58,218 51,313 67,503 67,800

- 47 -

V ={(Vk - Vt)/Vk }x100 (%) 12,48 12,19 10,65 8,58 6,39 5,06

Pk (W) 276,81 282,43 290,77 309,15 334,52 370,16

Tesis Magister-Luqmanul Hakim Effendi-23203013

Percobaan

0

0,2

0,4

0,6

0,8

1

30

0 0

Profil Jatuh Tegangan ( V)-Duty Cycle (D)

Simulasi

15 10

Percobaan

5 0 0,4

D

0,6

0,8

1

0,2 0,4 0,6 0,8 D

1

7 6 5 4 3 2 1 0

460 440 420 400 380 360 340 320

Simulasi Percobaan

0

0,2

0,4

0,6

0,8

D

1

Simulasi Percobaan

0

Profil Hantaran Daya Aktif (P)-Duty Cycle (D)

P (Watt)

V (%)

25 20

0,2

Percobaan

10

D

0

Simulasi

20

Xc (ohm)

Simulasi

40

0,2

D

0,6

0,8

1

1 0,98 0,96 0,94 0,92 0,9 0,88 0,86

Simulasi Percobaan

0

Gambar IV.25. Profil PWMCSC 1-Fasa Saat Beban Ringan (Daya Beban Besar)

- 48 -

0,4

Profil Faktor Daya Kirim (Cos øk) - Duty Cycle (D)

Cos øk

95 90 85 80 75 70

Profil Reaktansi Kapasitif (Xc) - Duty Cycle (D)

Profil Teg Sisi Primer Trafo (Vcomp) Duty Cycle (D)

Vcomp (Volt)

Vt (Volt)

Profil Tegangan Terima (Vt) - Duty Cycle (D)

0,2

0,4

D

0,6

0,8

1

Tesis Magister-Luqmanul Hakim Effendi-23203013

Profil Teg Sisi Primer Trafo (Vcomp)-Duty Cycle (D)

Profil Tegangan Terima (Vt) - Duty Cycle (D)

40 Simulasi

90

Percobaan

85

30

Simulasi

20

Percobaan

10

80

0 0,2

0,4

D

0,6

0,8

1

0

Profil Jatuh Tegangan ( V)-Duty Cycle (D)

500

15

400

Percobaan

5

P (Watt)

20

10

0,2 0,4 0,6 D

0,8

1

0,2

0,4

D

0,6

0,8

1

Percobaan

2 0,2

0,4

D

0,6

0,8

1

Profil Faktor Daya Kirim (Cos øk)-Duty Cycle (D) 1

Simulasi

300

Percobaan

200 100

0

Simulasi

4

0

Profil Hantaran Daya Aktif (P)-Duty Cycle (D)

Simulasi

6

0

Cos øk

0

V (%)

8 Xc (Ohm)

95

Vcomp (Volt)

Vt (Volt)

100

0

Profil Reaktansi Kapasitif (Xc) - Duty Cycle (D)

0,95

Simulasi

0,9

Percobaan

0,85 0,8

0 0

0,2

0,4 D 0,6

0,8

1

0

0,2

Gambar IV.26. Profil PWMCSC 1-Fasa Saat Beban Sedang (Daya Beban Menengah)

- 49 -

0,4

D

0,6

0,8

1

Tesis Magister-Luqmanul Hakim Effendi-23203013

Profil Tegangan Terima (Vt) - Duty Cycle (D)

Profil Teg Sisi Primer Trafo (Vcomp)-Duty Cycle (D)

90

Percobaan

85 80 0

0,2 0,4 0,6 0,8 D

1

Simulasi Percobaan

0,2

0,4

D

0,6

0,8

0 0

0,2

0,4

0,6 D

0,8

1

P (Watt)

Percobaan

5

Percobaan

2

Profil Hantaran Daya Aktif (P) - Duty Cycle (D)

15

Simulasi

Simulasi

4

0

1

400

10

6

0 0

Profil Jatuh Tegangan ( V) - Duty Cycle (D)

V (%)

8 Xc (Ohm)

Simulasi

35 30 25 20 15 10 5 0

0,2

0,4

D

0,6

0,8

1

Profil Faktor Daya Kirim (Cos øk) - Duty Cycle (D) 0,95

300 Simulasi

200

Percobaan

100

0,9 0,85

Simulasi

Cos øk

95

Vcomp (Volt)

Vt (Volt)

100

Profil Reaktansi Kapasitif (Xc) - Duty Cycle (D)

Percobaan

0,8 0,75 0,7

0 0

0,2

0,4

D

0,6

0,8

1

0

Gambar IV.27. Profil PWMCSC 1-Fasa Saat Beban Berat (Daya Beban Kecil)

- 50 -

0,2

0,4

0,6 D

0,8

1

Tesis Magister-Luqmanul Hakim Effendi-23203013

IV.5 Diskusi Hasil Simulasi & Pengujian 1-Fasa Lihat kembali Gambar IV.2 sampai IV.6 dan Gambar IV.14 sampai IV.23. Kedua kelompok gambar tersebut sebenarnya adalah gambar yang sama, hanya cara mendapatkannya saja yang berbeda. Satu kelompok didapat dari hasil simulasi komputer sedangkan yang lain dari hasil pengujian dilaboratorium. Keduanya diambil saat beban berat (daya beban kecil) pada berbagai harga D. Saat D=0, STTL tidak dikompensasi karena S1 OFF dan S4 ON. Berarti kapasitor terlepas dari STTL selama 1 perioda penuh (20 ms). Berarti Vcomp merupakan jatuh tegangan di XLT saja yang mendahului I (Vcomp masih bersifat induktif). VC dan XC berharga sangat kecil karena IC juga kecil (lihat Tabel IV.5 dan IV.9). Seiring dengan diperbesarnya harga D, maka Vcomp mulai tertinggal dari I (Vcomp mulai bersifat kapasitif). Artinya STTL mulai dikompensasi sehingga harga Vt dan Pk mulai membesar. Begitu juga dengan faktor daya sistem (Cos øk) yang makin membaik. Saat D=1, STTL dikompensasi penuh sama seperti pada fixed compensation, yaitu kapasitor masuk ke STTL selama 1 perioda penuh (20 ms). Saat itulah derajat kompensasi maksimum (Smax) tercapai. Dari Tabel IV.3 sampai IV.5 & Tabel IV.7 sampai IV.9 dapat dilihat bahwa saat beban ringan (daya beban besar) harga D harus ditala pada harga 1. Saat beban sedang (daya beban menengah), D harus ditala minimum pada 0,8. Sedangkan saat beban berat (daya beban kecil), D harus ditala minimum pada 0,6. Berarti, saat beban ringan (daya beban besar), PWMCSC harus berada pada tingkat kemampuan maksimalnya untuk menjaga agar V tidak merosot melampaui batas toleransi (10 %). Gambar

IV.25

sampai

IV.27

menampilkan

perbandingan

antara

hasil

simulasi

dan

pengujian/percobaan 1-fasa pada berbagai tingkat pembebanan STTL. IV.6 Simulasi 3-Fasa Menggunakan PSIM Di sub bab ini akan dibahas simulasi PWMCSC 3-fasa menggunakan PSIM, masih dengan kendali open-loop. Simulasi dilakukan untuk tiga tingkat pembebanan, namun kurva-kurva yang ditampilkan disini adalah saat STTL berbeban berat (daya beban kecil). Hal tersebut dilakukan karena beban berat dianggap telah mewakili beban ringan (daya beban besar) dan beban sedang (daya beban menengah). Data-data STTL dan PWMCSC sama dengan yang ada di Tabel IV.1. Gambar IV.28 adalah rangkaian simulasinya. Keempat saklar MOSFET memiliki dioda internal yang anti-paralel sehingga MOSFET merupakan saklar daya dua-arah. Dioda pada S4 tidak berfungsi sama sekali. Khusus untuk PWMCSC 1-fasa (disub bab IV.2 & IV.3) MOSFET yang digunakan juga merupakan saklar daya dua-arah tapi tidak boleh memiliki dioda agar sisi sekunder trafo gandeng tidak langsung terhubung singkat pada ½ perioda sinusoidal.

- 51 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar IV.28. Rangkaian Simulasi 3-Fasa

Gambar IV.29. Pembangkitan Sinyal PWM Untuk Simulasi

- 52 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Kurva-kurva hasil simulasi berikut diambil saat beban berat (daya beban kecil) untuk berbagai harga D. Bandingkan dengan hasil simulasi dan pengujian 1-fasa (sub bab IV.2 dan IV.4).

Gambar IV.30. Hasil Simulasi 3-Fasa Berbeban Berat Saat D = 0

Gambar IV.31. Hasil Simulasi 3-Fasa Berbeban Berat Saat D = 0,2

- 53 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar IV.32. Hasil Simulasi 3-Fasa Berbeban Berat Saat D = 0,4

Gambar IV.33. Hasil Simulasi 3-Fasa Berbeban Berat Saat D = 0,6

- 54 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Gambar IV.34. Hasil Simulasi 3-Fasa Berbeban Berat Saat D = 0,8

Gambar IV.35. Hasil Simulasi 3-Fasa Berbeban Berat Saat D = 1 Tabel IV.10 sampai IV.12 merupakan hasil simulasi 3-fasa untuk tiga tingkat pembebanan. Bandingkan dengan tabel hasil simulasi dan pengujian 1-fasa.

- 55 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Tabel IV.10. Hasil Simulasi 3-Fasa Saat Beban Ringan (Daya Beban Besar) D (saklar utama)

VtRS (VL-L)

0 0,2 0,4 0,6 0,8 1

79,66 80,129 81,622 84,166 87,733 92,115

I (A) R 2,586 2,597 2,632 2,688 2,755 2,814

S 2,586 2,597 2,633 2,688 2,755 2,814

IC (A)

VC (V) T 2,586 2,598 2,633 2,688 2,755 2,814

R 0,0252 3,644 6,757 10,459 14,499 18,855

S 0,0183 3,416 6,767 10,459 14,499 18,855

T 0,0199 3,391 6,756 10,459 14,499 18,855

R 0,0812 1,164 1,677 2,120 2,546 2,963

S 0,0817 1,163 1,677 2,120 2,546 2,963

Vcomp (V) T 0,0813 1,163 1,677 2,120 2,546 2,963

R 2,125 2,568 4,487 7,987 12,695 18,501

S 2,125 2,503 4,491 7,987 12,695 18,501

XC = (VC /IC) ( ) T 2,125 2,494 4,483 7,987 12,695 18,501

R 0,310 3,130 4,029 4,933 5,694 6,363

S 0,223 2,937 4,035 4,933 5,694 6,363

S=(XC /Xsal)x100 (%) T 0,244 2,915 4,028 4,933 5,694 6,363

R 3,402 34,355 44,223 54,145 62,498 69,841

S 2,447 32,127 44,289 54,145 62,498 69,841

T 2,678 31,995 44,212 54,145 62,498 69,841

V ={(Vk - Vt)/Vk }x100 (%) RS 20,34 19,871 18,378 15,834 12,267 7,885

Tabel IV.11. Hasil Simulasi 3-Fasa Saat Beban Sedang (Daya Beban Menengah) D (saklar utama)

VtRS (VL-L)

0 0,2 0,4 0,6 0,8 1

84,974 85,389 86,692 88,79 91,465 94,187

I (A) R 2,507 2,52 2,558 2,62 2,699 2,779

S 2,507 2,52 2,558 2,62 2,699 2,779

IC (A)

VC (V) T 2,507 2,52 2,558 2,62 2,699 2,779

R 0,0228 3,514 6,565 10,194 14,205 18,621

S 0,0183 3,307 6,576 10,194 14,205 18,621

T 0,0175 3,298 6,562 10,194 14,205 18,621

R 0,0792 1,129 1,63 2,066 2,494 2,926

S 0,0792 1,129 1,63 2,066 2,494 2,926

Vcomp (V) T 0,0792 1,128 1,63 2,066 2,494 2,926

R 2,060 2,488 4,366 7,792 12,444 18,272

S 2,060 2,429 4,37 7,792 12,444 18,272

XC = (VC /IC) ( ) T 2,060 2,423 4,362 7,792 12,444 18,272

R 0,287 3,112 4,027 4,934 5,695 6,363

S 0,231 2,929 4,034 4,934 5,695 6,363

S=(XC /Xsal)x100 (%) T 0,22 2,923 4,025 4,934 5,695 6,363

R 3,15 34,158 44,201 54,156 62,509 69,841

S 2,535 32,149 44,278 54,156 62,509 69,841

T 2,414 32,083 44,179 54,156 62,509 69,841

V ={(Vk - Vt)/Vk }x100 (%) RS 15,026 14,611 13,308 11,21 8,535 5,813

Tabel IV.12. Hasil Simulasi 3-Fasa Saat Beban Berat (Daya Beban Kecil) D (saklar utama)

VtRS (VL-L)

0 0,2 0,4 0,6 0,8 1

87,346 87,732 88,925 90,798 93,051 95,060

I (A) R 2,223 2,236 2,277 2,347 2,446 2,57

S 2,223 2,236 2,277 2,347 2,446 2,57

IC (A)

VC (V) T 2,223 2,236 2,277 2,347 2,446 2,57

R 0,021 3,192 5,84 9,131 12,874 17,221

S 0,0161 2,955 5,851 9,131 12,874 17,221

T 0,0163 2,932 5,842 9,131 12,874 17,221

R 0,0702 1,001 1,451 1,851 2,26 2,706

S 0,0702 1,001 1,45 1,851 2,26 2,706

Vcomp (V) T 0,0702 1,001 1,451 1,851 2,26 2,706

- 56 -

R 1,826 2,232 3,895 6,994 11,29 16,898

S 1,826 2,164 3,899 6,994 11,29 16,898

XC = (VC /IC) ( ) T 1,826 2,154 3,892 6,994 11,29 16,898

R 0,299 3,188 4,024 4,933 5,696 6,364

S 0,229 2,952 4,035 4,933 5,696 6,364

S=(XC /Xsal)x100 (%) T 0,232 2,929 4,026 4,933 5,696 6,364

R 3,281 34,992 44,168 54,145 62,520 69,852

S 2,513 32,401 44,289 54,145 62,520 69,852

T 2,546 32,149 44,190 54,145 62,520 69,852

V ={(Vk - Vt)/Vk }x100 (%) RS 12,654 12,268 11,075 9,202 6,949 4,94

Tesis Magister-Luqmanul Hakim Effendi-23203013

IV.7 Diskusi Hasil Simulasi 3-Fasa Lihat kembali Gambar IV.30 sampai IV.35 yang diambil saat beban berat (daya beban kecil) pada berbagai harga D. Saat D = 0, STTL tidak dikompensasi karena S1 OFF dan S4 ON. Berarti kapasitor terlepas dari STTL selama 1 perioda penuh (20 ms). Berarti Vcomp merupakan jatuh tegangan di XLT saja yang mendahului I (Vcomp masih bersifat induktif). VC dan XC berharga sangat kecil karena IC juga kecil (lihat Tabel IV.10 sampai IV.12). Seiring dengan diperbesarnya harga D, maka Vcomp mulai tertinggal dari I (Vcomp mulai bersifat kapasitif). Artinya STTL mulai dikompensasi sehingga harga Vt mulai membesar & V mengecil. Begitu juga dengan faktor daya sistem (Cos øk) yang makin membaik. Saat D =1, STTL dikompensasi penuh sama seperti pada fixed compensation, yaitu kapasitor masuk ke STTL selama 1 perioda penuh (20 ms). Saat itulah derajat kompensasi maksimum (Smax) tercapai. Dari Tabel IV.10 sampai IV.12 dapat dilihat bahwa saat beban ringan (daya beban besar) harga D harus ditala pada 1. Saat beban sedang (daya beban menengah), D harus ditala minimum pada 0,8. Sedangkan saat beban berat (daya beban kecil), D harus ditala minimum pada 0,6. Berarti, saat beban ringan (daya beban besar), PWMCSC harus berada pada tingkat kemampuan maksimalnya untuk menjaga agar V tidak merosot melampaui batas toleransi (10 %). Perhatikan pula bahwa Vcomp selalu sepuncak dengan VC , sementara I selalu sefasa dan sepuncak dengan IC . Hal ini menjadi bukti bahwa PWMCSC tidak memerlukan rangkaian sinkronisasi dengan STTL.

- 57 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

BAB V ANALISA HARMONIK PWMCSC V.1

Pendahuluan Bab ini membahas analisa harmonik yang dibangkitkan oleh PWMCSC. Analisa akan mengacu pada kurva hasil simulasi PSIM sistem 1-fasa yang kemudian diolah menggunakan perangkat lunak Origin untuk mendapatkan spektrum harmonik Vcomp dan I.

V.2

Prinsip Dasar Harmonik Harmonik adalah gangguan yang terjadi pada suatu sistem tenaga listrik yang disebabkan oleh distorsi gelombang arus dan/atau tegangan. Pada dasarnya harmonik merupakan gejala pembentukan gelombang dengan frekuensi berbeda pada kelipatan perkalian bilangan bulat dari frekuensi fundamental. Frekuensi kelipatan itu disebut frekuensi harmonik yang muncul pada bentuk gelombang aslinya, sedangkan angka bilangan bulat pengali frekuensi fundamental disebut angka urutan harmonik. Sebagai contoh, frekuensi fundamental suatu sistem tenaga listrik adalah 50 Hz, maka harmonik keduanya adalah gelombang dengan frekuensi 100 Hz, harmonik ketiga adalah gelombang dengan frekuensi 150 Hz, dan seterusnya. Gelombanggelombang ini kemudian menumpang pada gelombang aslinya (yaitu 50 Hz sinusoidal murni) sehingga terbentuk gelombang resultan yang cacat yang merupakan penjumlahan semuanya. Gelombang cacat tersebut tentu saja tidak lagi berbentuk sinusoidal murni, lihat Gambar V.1.

Gambar V.1. Pengaruh Frekuensi Harmonik Pada Suatu Gelombang

- 58 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Akibat dari harmonik antara lain : menaikkan rugi-rugi mesin listrik sekaligus menurunkan efisiensinya, kesalahan pengukuran, mengurangi umur kapasitor, mengganggu sistem telekomunikasi, mengganggu kerja pemutus beban dan fuse, dsb. V.3

Parameter Kandungan Harmonik Untuk menyatakan kadar harmonik pada suatu gelombang tegangan dan/atau arus, digunakan dua parameter berikut : i. Harmonic Factor (HF), merupakan parameter yang menyatakan persentase kontribusi individual harmonik tertentu (harmonik ke-h) terhadap komponen fundamentalnya.

HFv( h) =

Vh × 100% V1

HFi(h ) =

dan

Ih × 100% I1

(V.1)

dimana Vh = harga efektif tegangan komponen harmonik ke-h, V1 = harga efektif tegangan komponen fundamental, Ih = harga efektif arus komponen harmonik ke-h, I1 = harga efektif arus komponen fundamental, dan h = harmonik ke-2,3,4,... . ii. Total Harmonic Distortion (THD), merupakan parameter yang menginformasikan kecacatan total atau seberapa besar ketidakmiripan suatu gelombang dibandingkan dengan gelombang aslinya. THD dirumuskan sebagai berikut : ∞

THDv =

∞

Vh2

h = 2,3,...

V1

× 100%

dan

THDi =

I h2

h = 2,3,...

I1

× 100%

(V.2)

Karena,

Vrms =

∞

Vh2

dan

h =1

I rms =

∞ h =1

I h2

(V.3)

maka Persamaan (V.2) bisa ditulis menjadi Persamaan (V.4) :

THDv =

V.4

2 Vrms − V12

V1

× 100%

dan

THDi =

2 I rms − I12

I1

× 100%

(V.4)

Spektrum Harmonik Vcomp Dan I Untuk menganalisa harmonik yang dibangkitkan PWMCSC akan dilakukan pengolahan kurva Vcomp dan I

hasil simulasi PSIM menggunakan perangkat lunak Origin. Origin merupakan

perangkat lunak yang khusus digunakan untuk menganalisa grafik. Sedangkan harga THD dan HF dihitung dengan Microsoft Excel. Lihat Gambar V.2 sampai V.5, juga Lampiran G.

- 59 -

Tesis Magister-Luqmanul Hakim Effendi-23203013 HFv Saat D = 0,6

100 90 80 70 60 50 40 30 20 10 0

HFv (%)

HFv (%)

HFv Saat D = 0

1

3

5

7

9

11

13 15 17 19 Harmonik Ke-

Beban Ringan

Beban Sedang

21

23

25

27

29

1

31

7

9

11

HFv (%)

9

Beban Sedang

21

23

25

27

29

31

1

3

5

Beban Berat

7

9

7

9

11

13

15

17

HFv (%)

17

19

21

23

25

27

29

31

Beban Sedang

27

29

31

27

29

31

Beban Berat

13

15

17

19

21

23

25

Beban Sedang

Beban Berat

HFv Saat D = 1

19

21

23

25

27

29

31

Beban Sedang

100 90 80 70 60 50 40 30 20 10 0 1

Harmonik KeBeban Ringan

11

Beban Ringan

HFv (%) 5

15

100 90 80 70 60 50 40 30 20 10 0

HFv Saat D = 0,4

3

13

Harmonik Ke-

100 90 80 70 60 50 40 30 20 10 0 1

11

HFv Saat D = 0,8

13 15 17 19 Harmonik Ke-

Beban Ringan

7

Beban Ringan

HFv (%) 5

5

Beban Berat

100 90 80 70 60 50 40 30 20 10 0 3

3

Harmonik Ke-

HFv Saat D = 0,2

1

100 90 80 70 60 50 40 30 20 10 0

Beban Berat

3

5

7

9

11

Beban Ringan

Gambar V.2. Spektrum HFv Dari Vcomp

- 60 -

13 15 17 19 Harmonik KeBeban Sedang

21

23

25

Beban Berat

Tesis Magister-Luqmanul Hakim Effendi-23203013 HFi Saat D = 0,6

100 90 80 70 60 50 40 30 20 10 0

HFi (%)

HFi (%)

HFi Saat D = 0

1

3

5

7

9

11

13 15 17 19 Harmonik KeBeban Ringan Beban Sedang

21

23

25

27

29

100 90 80 70 60 50 40 30 20 10 0 1

31

HFi (%)

HFi (%) 5

7

9

7

13 15 17 19 Harmonik KeBeban Ringan Beban Sedang

11

13 15 17 19 21 23 25 27 Harmonik KeBeban Ringan Beban Sedang Beban Berat

29

31

1

HFi (%)

HFi (%)

100 90 80 70 60 50 40 30 20 10 0 3

5

7

9

11

Beban Ringan

13

15

17

11

21

23

25

27

29

31

27

29

31

27

29

31

Beban Berat

100 90 80 70 60 50 40 30 20 10 0 3

5

HFi Saat D = 0,4

1

9

HFi Saat D = 0,8

HFi Saat D = 0,2

3

5

Beban Berat

100 90 80 70 60 50 40 30 20 10 0 1

3

19

Harmonik KeBeban Sedang

21

23

25

27

29

9

11

13 15 17 19 Harmonik KeBeban Ringan Beban Sedang HFi Saat D = 1

3

5

7

9

11

Beban Ringan

Beban Berat

Gambar V.3. Spektrum HFi Dari I

- 61 -

21

23

25

Beban Berat

100 90 80 70 60 50 40 30 20 10 0 1

31

7

13 15 17 19 Harmonik KeBeban Sedang

21

23

25

Beban Berat

Tesis Magister-Luqmanul Hakim Effendi-23203013

THDv Terhadap D

100

THDv (%)

80 Beban Ringan

60

Beban Sedang Beban Berat

40 20 0 0

0.2

0.4

0.6

0.8

1

D

Gambar V.4. Kurva THDv Dari Vcomp

THDi (%)

THDi Terhadap D 10 9 8 7 6 5 4 3 2 1 0

Beban Ringan Beban Sedang Beban Berat

0

0.2

0.4

0.6

0.8

1

D

Gambar V.5. Kurva THDi Dari I

Harga-harga pada kurva di Gambar V.2 sampai V.5 bisa dilihat pada halaman lampiran.

- 62 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

V.5

Diskusi Hasil Simulasi Harmonik Dari Gambar V.2 terlihat bahwa harmonik tegangan yang dibangkitkan oleh PWMCSC (Vcomp) didominasi oleh harmonik ke-24 sampai ke-27. Persentase dominasi tersebut mulai tampak saat saklar utama mulai di-ON-kan (yaitu D = 0,2), meningkat terus seiring dengan naiknya harga D. Saat D = 1 dominasi tersebut hilang karena proses pensaklaran tidak ada lagi (saklar utama ON terus selama 20 mdetik), begitu pula saat D = 0 (saklar utama OFF selama 20 mdetik). Hal ini sesuai dengan teori di sub bab III.6.1 dimana harmonik Vcomp merupakan kelipatan (nkf ± 1) dengan kf = 1250/50 = 25. Untuk n = 1, harmonik Vcomp yang muncul adalah harmonik ke-24 sampai ke-26. Harmonik ini akan berulang pada harmonik ke-49 sampai ke-51 jika n = 2, dan terus berulang untuk n = 3, 4,... . Injeksi tegangan Vcomp ke STTL menyebabkan arus STTL (I) terganggu karena mengandung harmonik. Kandungan harmonik pada I diperlihatkan oleh Gambar V.3 dimana harmonik arus orde rendah memiliki persentase yang sangat kecil. Hal ini sesuai dengan teori PWMCSC yang telah disampaikan di Bab I dan Bab III. Pada TCSC dan GTOCSC harmonik orde rendah masih tinggi. Sedangkan tingkat kecacatan gelombang Vcomp dan I ditunjukkan melalui kurva THD di Gambar V.4 dan V.5. Persentase THDv menanjak naik dari D = 0 dan mencapai puncak saat D = 0,4. Artinya pada rentang itu kurva Vcomp memiliki bentuk gelombang yang sangat menyimpang dibandingkan gelombang aslinya (sinusoidal), karena dalam satu perioda (20 mdetik) saklar utama lebih singkat di-ON-kan. Saat D > 0,4 THDv mulai mengecil, karena saklar utama lebih lama menyala sehingga gelombang Vcomp lebih mendekati bentuk sinusoidal. Berubah-ubahnya harga D (dan berarti diikuti pula oleh perubahan THDv) tidak banyak berpengaruh dalam mendistorsi bentuk gelombang I. Hal ini terbukti pada Gambar V.5 dimana kenaikan persentase THDi cenderung kecil, sekalipun saat D = 0,4. Artinya bentuk gelombang I masih memiliki kemiripan yang tinggi terhadap gelombang aslinya (sinusoidal).

- 63 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

BAB VI KESIMPULAN DAN SARAN VI.1

Kesimpulan Utama Berikut disampaikan kesimpulan utama yang relevan dengan tujuan penelitian berdasarkan simulasi dan pengujian/percobaan yang telah dilakukan : (1) Hasil simulasi dan pengujian menunjukkan bahwa saat beban berat (daya beban kecil), duty cycle (D) harus ditala minimum 0,6 untuk memperbaiki jatuh tegangan STTL ( V). Saat beban sedang (daya beban menengah), D harus dinaikkan minimal sampai 0,8. Sedangkan saat beban ringan (daya beban besar), D harus mencapai 1, artinya kompensasi penuh (seperti pada fixed compensation) terjadi dimana saklar daya utama akan ON terus selama satu perioda sinusoidal (20 mdetik). Pada beban ringan (daya beban besar) inilah dibutuhkan kemampuan maksimal PWMCSC agar

V

tidak merosot melampaui batas

toleransi (10 %). (2) D = 0,6 setara dengan XC = 5,12

(menurut simulasi 1-fasa beban berat/daya beban kecil)

atau XC = 4,675

(menurut pengujian 1-fasa beban berat/daya beban kecil). D = 0,8 setara

dengan XC = 5,78

(menurut simulasi 1-fasa beban sedang/daya beban menengah) atau XC =

5,171

(menurut pengujian 1-fasa beban sedang/daya beban menengah). Sedangkan D = 1

setara dengan XC = 6,4225 XC = 6,023

(menurut simulasi 1-fasa beban ringan/daya beban besar) atau

(menurut pengujian 1-fasa beban ringan/daya beban besar). Harga XC itulah

yang mengurangi harga induktansi STTL (Xsal) sehingga V dapat diperbaiki dan menaikkan Pk. (3) Menurut simulasi 3-fasa : Pada beban berat (daya beban kecil) D = 0,6 setara dengan XC = . Pada beban sedang (daya beban menengah) D = 0,8 setara dengan XC = 5,695

.

Sedangkan pada beban ringan (daya beban besar) D = 1 setara dengan XC = 6,363

.

4,933

Perhatikan pula bahwa Vcomp selalu sepuncak dengan VC , sementara I selalu sefasa dan sepuncak dengan IC . Hal ini menjadi bukti bahwa PWMCSC tidak memerlukan rangkaian sinkronisasi dengan STTL. (4) Harmonik tegangan yang dibangkitkan oleh PWMCSC (Vcomp) didominasi oleh harmonik ke24 sampai ke-27. Persentase dominasi tersebut mulai tampak saat saklar utama mulai di-ONkan (yaitu D = 0,2), meningkat terus seiring dengan naiknya harga D. Saat D = 1 dominasi tersebut hilang karena proses pensaklaran tidak ada lagi (saklar utama ON terus selama 20 mdetik), begitu pula saat D = 0 (saklar utama OFF selama 20 mdetik). Hal ini sesuai dengan teori di sub bab III.6.1 dimana harmonik Vcomp merupakan kelipatan (nkf ± 1) dengan kf = 1250/50 = 25. Untuk n = 1, harmonik Vcomp yang muncul adalah harmonik ke-24 sampai ke26 (h = 24-26). Harmonik ini akan berulang pada harmonik ke-49 sampai ke-51 (h = 49-51) jika n = 2, dan terus berulang untuk n = 3, 4,... .

- 64 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

(5) Injeksi tegangan Vcomp ke STTL menyebabkan arus STTL (I) terganggu karena mengandung harmonik. Kandungan harmonik arus orde rendah memiliki persentase yang sangat kecil. Hal ini sesuai dengan teori PWMCSC yang telah disampaikan di Bab I dan Bab III. Pada TCSC dan GTOCSC harmonik orde rendah masih tinggi. Sedangkan tingkat kecacatan gelombang Vcomp ditunjukkan melalui kurva THDv. Persentase THDv menanjak naik dari D = 0 dan mencapai puncak saat D = 0,4. Artinya pada rentang itu kurva Vcomp memiliki bentuk gelombang yang sangat menyimpang dari gelombang aslinya (sinusoidal), karena dalam satu perioda (20 mdetik) saklar utama lebih singkat di-ON-kan. Saat D > 0,4 THDv mulai mengecil, karena saklar utama lebih lama menyala sehingga gelombang Vcomp lebih mendekati bentuk sinusoidal. Berubah-ubahnya harga D (dan berarti diikuti pula oleh perubahan THDv) tidak banyak berpengaruh dalam mendistorsi bentuk gelombang I. Hal ini terbukti pada Gambar V.5 dimana kenaikan persentase THDi cenderung kecil, sekalipun saat D = 0,4. Artinya bentuk gelombang I masih memiliki kemiripan yang tinggi terhadap gelombang aslinya (sinusoidal). VI.2

Kesimpulan Pendukung Rangkaian pembangkit sinyal PWM, rangkaian kendali elektronik (open-loop), dan rangkaian driver yang ditampilkan telah berfungsi dengan baik. Rangkaian-rangkaian tersebut merupakan salah satu metoda dari sekian banyak jenis rangkaian yang memiliki fungsi yang sama.

VI.3

Saran Berikut disampaikan beberapa ide/saran untuk pengembangan penelitian selanjutnya : (1) Melalui simulasi, terapkan PWMCSC pada jaringan sistem tenaga listrik yang terinterkoneksi, dibebani beban non-linier baik terhubung delta maupun wye. Analisa harmonik dapat diteliti lebih jauh untuk STTL 3-fasa 4-kawat. (2) Gunakan sistem kendali closed-loop sehingga pengaturan duty cycle PWM dapat dilakukan secara otomatis agar V selalu dalam batas toleransi pada berbagai kondisi beban listrik. (3) Lakukan analisa (terutama analisa harmonik) jika sisi sekunder trafo gandeng dan/atau kapasitor bank dirangkai delta (segitiga). Susunan kapasitor bank 3-fasa yang dirangkai segitiga memiliki keuntungan dibandingkan jika dirangkai wye, antara lain : tiap kapasitor akan dilalui arus yang lebih kecil dan dikenai tegangan jepit yang lebih besar, berarti harga XC per fasa yang didapat akan lebih besar. Sehingga harga C per fasa akan 3 kali lebih kecil dibandingkan jika dirangkai wye.

- 65 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

DAFTAR PUSTAKA 1. Adhianto, D.I. (1991), Transfer Daya Maksimum Sistem Transmisi Daya Arus Bolak-Balik Yang Dikompensasi Seri-Shunt Dalam Batas Kestabilan Tegangan, Tugas Akhir, Institut Teknologi Bandung. 2. Chu, K.-H., Pollock, C. (1997), PWM-Controlled Series Compensation With Low Harmonic Distortion, Proc. Inst. Electr. Eng., Gener. Transm. Distrib., Vol. 144, No. 6, Nov. 3. Gönen, T. (1986), Electric Power Distribution System Engineering, McGraw-Hill Book Company. 4. Gyugyi, L., Schauder, C.D., Sen, K.K. (1997), Static Synchronous Series Compensator : A SolidState Approach to the Series Compensation of Transmission Lines, IEEE Trans. Power Delivery, Vol. 12, Jan. 5. Helbing, S.G., Karady, G.G. (1994), Investigations of an Advanced Form of Series Compensation, IEEE Trans. On Power Delivery, Vol. 9, No. 2, April. 6. Hingorani, N.G., Gyugyi, L. (2000), Understanding FACTS -Concepts and Technology of Flexible AC Transmission Systems-, El-Hawary M.E., Consulting Editor, IEEE Press. 7. Hutauruk, T.S.(1993), Transmisi Daya Listrik, Penerbit Erlangga. 8. Karady, G.G, Ortmeyer, T.H., Pilvelait, B.R., Maratukulam, D. (1993), Continously Regulated Series Capacitor, IEEE Trans. On Power Delivery, Vol. 8, No. 3, July. 9. Lopes, L.A.C., Fernandes, V.R., Neto, J.A., Jo s, G. (1997), A PWM Controlled Series Capacitor, Proc. Brazilian Power Electronics Conf. Rec., Brazil, Dec. 1-5. 10. Mamira, M.B. (1995), Kompensasi Seri Yang Dikendalikan Thyristor, Tugas Akhir, Universitas Trisakti, Jakarta. 11. Nejad, M.M, Ortmeyer, T.H. (1998), GTO Thyristor Controlled Series Capacitor Switch Performance, IEEE Trans. On Power Delivery, Vol. 13, No. 2, April. 12. Rahman, A.N. (2000), Kinerja Saluran Transmisi 500 kV Pada Kondisi Frekuensi Di Bawah Normal Dengan Kompensasi Kapasitor Seri Dan Tanpa Kompensasi, Tugas Akhir, Universitas Trisakti, Jakarta. 13. Rao, S. (1999), EHV-AC, HVDC Transmission & Distribution Engineering (Theory, Practice and Solved Problems), Khanna Publishers. 14. Schultz, G. Prof. (October 1990), TPS 11.2.2 Power Transmission 380 kV Transmission Line Model I & II, Leybold Didactic GMBH. 15. Tagare, D.M. (2002), Electrical Power Capacitors -Design & Manufacture-, Tata McGraw-Hill Publishing Company Limited. 16. Vincenti, D., Jin, H., Ziogas, P. (1994), Design and Implementation of a 25-kVA Three-Phase PWM AC Line Conditioner, IEEE Trans. On Power Electronics, Vol. 9, No. 4, July.

- 66 -

LAMPIRAN

Tesis Magister-Luqmanul Hakim Effendi-23203013

LAMPIRAN A CONTOH-CONTOH PERHITUNGAN KOMPENSASI A.1 Perhitungan Kompensasi Seri Di SUTET Jarak Menengah [7] Suatu saluran transmisi tenaga listrik (STTL) tiga fasa, 50 Hz, 250 km (jarak menengah), Z = j0,65 /km, Y = j5,1 x 10-6 mho/km, dan tahanan diabaikan (saluran tanpa rugi-rugi). Untuk mengurangi panjang elektrik saluran sampai 20° dipasang kapasitor seri sebagai kompensator. Diasumsikan, |Vk| = |Vt| = 500 kV. Tentukanlah : -

Besarnya kapasitansi dari kapasitor seri per fasa dan derajat kompensasinya.

-

Daya maksimum yang mampu dihantarkan sebelum dan sesudah dikompensasi.

Penyelesaian A.1 : Tentang panjang elektrik saluran ( ) : Definisi panjang elektrik saluran ( ) adalah sama dengan sudut daya ( ) antara Vk dan Vt. Ia menyatakan perubahan atau pergeseran fasa antara Vk dan Vt. Itu artinya ia mewakili sifat impedansi STTL. Semakin besar rasio antara Xsal dan Rsal, maka harga

juga makin besar, berarti beda sudut daya ( ) antara Vk dan

Vt makin besar pula. Panjang elektrik dirumuskan oleh persamaan :

Θ = β × l (rad atau °)

(L1)

dimana, = konstanta pergeseran fasa atau konstanta panjang gelombang atau panjang elektrik per satuan panjang atau radian per satuan panjang l = panjang STTL

β=

2πf 1 = (2π ) = ω LC (rad/km) v λ

v = λf =

1

LC

(km/detik)

(L2)

dimana, f = frekuensi gelombang (Hz)

=2 f

v = cepat rambat gelombang pada kawat udara = kecepatan cahaya dalam vakum = 300.000 km/detik = panjang gelombang

=2 /

L = induktansi STTL C = kapasitansi STTL

- 68 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Dari Persamaan (L2) bisa didapat :

β = ω LC (rad/km) = (ω 2 )( L)(C ) = (ω 2 )( X sal = XC

=

XL

ω

)(

1 ) ωX C

Z = ZBC 1 BC

(L3)

= ZY Asumsi STTL tanpa rugi-rugi : R = G = 0

Z = Rsal + jXsal ; Y = G + jBC

Dalam kondisi mantap (steady) dan setimbang, secara teoritis, harga maksimum L.1). Tetapi dalam praktiknya harga

= 90° (lihat Gambar

dibatasi sampai 30° saja.

Gambar L.1. Kurva Daya Aktif Sebagai Fungsi Dari Panjang Elektrik Saluran Bila

= xl=

l=

Θ

ω × LC

x (LC)(1/2) x l = 90° = 1,57 rad , maka

=

Untuk f = 25 Hz Untuk f = 0 (DC) Bila

Θ × v 1,57 × 300000 = = 1500 km 2πf 2π × 50 l = 3000 km l=

km

1 rad = 180° 1° = ( /180°) rad = 0,0174 rad

= 30° = 0,523 rad, maka

Untuk f = 50 Hz

l = 500 km

Untuk f = 25 Hz

l = 1000 km

Untuk f = 0 (DC)

f = 50 Hz

l=

1 rad = (180/ )° = 57,3°

km

Jadi, jelas bahwa dalam sistem AC harga

harus dibatasi agar panjang STTL-nya juga dapat

diminimalkan sehingga rugi-rugi tidak terlalu besar dan meminimalkan biaya pembangunan. Bila

>30°

perlu dilakukan kompensasi. Dalam sistem DC panjang STTL tak terhingga berapa pun harga f dan

- 69 -

.

Tesis Magister-Luqmanul Hakim Effendi-23203013

Artinya STTL DC tidak memiliki rugi-rugi daya reaktif. Sebagai catatan, pada sistem transmisi AC JawaBali STTL terpanjang hanya berjarak 410 km (dari Paiton ke Pedan). Berdasarkan penjelasan di atas, penyelesaian soalnya menjadi sbb : Z = impedansi STTL sebelum kompensasi

= panjang elektrik sebelum kompensasi

Z’ = impedansi STTL setelah kompensasi

’= panjang elektrik setelah kompensasi

= konst pergeseran fasa sebelum kompensasi ’ = konst pergeseran fasa setelah kompensasi Dari Persamaan (L3) :

β = Z × Y = 0,65 × 5,1 × 10 −6 = 1,8207 × 10 −3 rad/km (sebelum kompensasi) Dari Persamaan (L1) :

(

)

Θ = β × l = 1,8207 × 10 −3 (250) = 0,4552 rad x 57,3° = 26,1° (sebelum kompensasi) Θ'= β ' ×l = Z ' ×Y × l = 20 (setelah kompensasi) Untuk mencari harga XC, kita harus menghitung harga Z’ lebih dulu, yaitu dengan jalan mencari rasio antara Z’ dan Z. 2 Θ' 2 Θ' 20 2 Z' = 2Y = 2 = = 0,5872 Z Θ Θ 26,12 Y

Didapatlah harga Z’ :

Z '= 0,5872 × Z = 0,5872 × (0,65 × 250) = 95,42

setelah kompensasi

dimana Z’ = Z - XC , sehingga :

X C = Z − Z '= (0,65 × 250 ) − 95,42 = 67,08

=

1 ωC

Jadi, kapasitansi dari kapasitor seri per fasa adalah :

C=

1 = 4,75 x 10-5 F/fasa = 47,5 µF/fasa. 2 × π × f × 67,08

Dan derajat kompensasi seri-nya :

S=

XC X 67,08 = C = × 100% = 41,3 % X sal Z 0,65 × 250 - 70 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Tentang penyaluran daya STTL : Ada 3 istilah yang berkaitan dengan penyaluran daya STTL, yaitu : Daya karakteristik adalah daya maksimum yang dapat dihantarkan bila Vk = Vt dan saluran dibebani oleh beban karakteristik (yaitu beban yang besarnya sama dengan impedansi karakteristik atau impedansi surja suatu STTL). Impedansi surja/impedansi karakteristik adalah impedansi bawaan dari tiap STTL dimana daya reaktif kapasitif yang dihasilkan STTL (QC) sama dengan daya reaktif induktif yang diserap oleh STTL (QL). Istilah impedansi surja dan impedansi karakteristik dalam praktik sering disamakan, walaupun sebenarnya berbeda. Impedansi surja dipakai untuk STTL tanpa rugi-rugi, sedangkan impedansi karakteristik untuk STTL dengan rugi-rugi.

Zs =

L C

impedansi surja (STTL tanpa rugi-rugi)

(L4)

Zk =

Z Y

impedansi karakteristik (STTL dengan rugi-rugi)

(L5)

dimana Zs

Zk.

Untuk STTL udara Zs

400 ohm, untuk kabel Zs

50-60 ohm.

Daya natural atau SIL (surge impedance loading) adalah daya karakteristik bila rugi-rugi (tahanan) STTL diabaikan.

Vk ⋅ Vt

Pn = SIL =

(L6)

Zs

Bila STTL dibebani sebesar SIL, maka tegangan di sepanjang STTL tersebut adalah sama besar. Bila STTL dibebani lebih dari SIL, maka tegangan di titik tengah STTL akan lebih tinggi. Berdasarkan definisi-definisi di atas, penyelesaian soalnya menjadi sbb :

Zs = Pn = Z s' = Pn'=

Z 0,65 × 250 = = 357 Y 5,1 × 10 −6 × 250 Vk ⋅ Vt Zs

=

500 2 = 700 MW 357

impedansi surja sebelum kompensasi

daya maksimum yang dihantarkan sebelum kompensasi

Z' 95,42 = = 273,6 Y 5,1 × 10 −6 × 250 Vk ⋅ Vt Z s'

500 2 = = 914 MW 273,6

impedansi surja setelah kompensasi

daya maksimum yang dihantarkan setelah kompensasi

Jadi terlihat bahwa dengan kompensasi seri, daya maksimum yang dihantarkan STTL menjadi bertambah besar. Dalam contoh di atas persentase kenaikannya adalah 23,41%. Artinya dengan kompensasi seri, rugi daya sebesar 914-700 = 214 MW berhasil diselamatkan (tidak terbuang).

- 71 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

A.2 Perhitungan Resonansi Sub-Sinkron [7] Salah satu yang perlu diperhatikan dalam kompensasi seri adalah derajat kompensasi seri (S). S tidak boleh terlalu besar. S sampai 100 % jelas tidak diperbolehkan karena akan menimbulkan resonansi seri. S yang dekat dengan 100 % juga berbahaya karena bila frekuensi turun, misalnya bila pembangkitan berkurang, maka S akan semakin dekat 100 %. Hal ini disebut resonansi sub-sinkron. Contoh : Diketahui,

Xsal = ωL = reaktansi seri total saluran C = kapasitansi dari kapasitor seri

Misalkan derajat kompensasi seri 90%, maka Xc  = 0,9 Xsal

1  = 0,9 ωL

ωC atau 1  = 0,9

ωC . ωL Seandainya frekuensi turun dari 50 Hz menjadi 47,5 Hz, berarti terjadi penurunan 5%, maka derajat kompensasinya menjadi : 1

90%

 =  = 99,72%. 0,95ωC . 0,95ωL

(0,95)2

dan berarti hampir mencapai resonansi (100 %). Besarnya derajat kompensasi seri, dalam praktik, berkisar antara 40 – 60 %.

- 72 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

A.3 Perhitungan Resonansi Seri Sebuah rangkaian listrik terdiri dari resistor 10 Ω, reaktansi induktif 30 Ω, dan reaktansi kapasitif juga 30 Ω yang semuanya terhubung secara seri dengan sumber tegangan 120 V-60 Hz. Karena XC = XL, reaktansi rangkaian menjadi nol dan nilai impedansi sama dengan nilai resistansinya, yaitu 10 Ω. Faktor daya rangkaian adalah R/Z = 1. Arus yang melalui rangkaian adalah V/Z = 12 A. Jatuh tegangan pada resistor adalah IR = 120 V dan pada reaktansi adalah IX = 360 V. Karena tegangan yang melalui reaktansi induktif berbeda fasa 180° terhadap tegangan yang melalui reaktansi kapasitif, maka jika dijumlahkan secara phasor hasilnya akan nol. Jika frekuensi sumber diubah menjadi kurang dari 60 Hz, XL akan menurun di bawah 30 Ω sedangkan XC akan naik di atas 30 Ω. Berarti S akan naik melampaui 100 %.

A.4 Perhitungan Kompensasi Reaktor Shunt (SUTET A.1) [7] Suatu saluran transmisi tunggal, fasa tiga, 50 Hz, 500 KV, 250 km dengan konstanta sbb : Z=j0,65 Ω/km ; Y=j5,1 x 10-6 mho/km ; dan tahanan diabaikan. Untuk mengurangi panjang elektrik dan memperbaiki pengaturan tegangan saluran maka dipasang reaktor shunt yang sama besarnya pada kedua ujung saluran. Misalkanlah, Vk = Vt  = 500 KV. (a). Tentukanlah panjang elektrik saluran sebelum pemasangan reaktor shunt. (b). Tentukanlah induktansi dari reaktor shunt dalam Henry agar panjang elektrik saluran berkurang menjadi 20 °. (c). Tentukanlah daya natural sebelum dan setelah pemasangan reaktor shunt. (d). Bila Vt = 500 KV, dan beban Pt = 200 MW pada faktor daya 0,9 terbelakang tentukanlah pengaturan tegangan sebelum dan sesudah pemasangan kompensasi reaktor shunt tersebut.

Penyelesaian A.4 : (a). Panjang elektrik saluran Θ = β x dimana, β = konst.pergeseran fasa atau konstanta panjang gelombang atau panjang elektrik satuan panjang atau radian per satuan panjang. = panjang saluran.

β = ZY = 0,65 × 5,1 × 10 −6 radian per km = 1,8207 x 10-3

radian per km.

- 73 -

per

Tesis Magister-Luqmanul Hakim Effendi-23203013

Θ = 1,8207 x 10-3 x 250 = 0,4552 radian. = 0,4552 x 57,3° = 26,1°° (b). Misalkan saluran transmisi tersebut direpresentasikan dalam nominal PI ( lihat Gambar L.2 ).

B=Z Y 2

L sh

Y 2

Lsh

Y' 2 Gambar L.2. Sirkit Pada A.4 Dalam Nominal π

Setelah pemasangan reaktor shunt, maka konstanta umum ekivalen A, B, C , dan D dari ketiga sirkit terhubung seri adalah :

A = 1+

Y 2Z Y j − .Z = D ; B = Z ; C = Y + 4 2 ω.Lsh

Misalkanlah bahwa kombinasi saluran dan reaktor shunt itu merupakan saluran baru dengan admitansi shunt yang baru :

Y′ Y 1 = + 2 2 jω .Lsh =

Y j − 2 Xsh

dan B tidak mengalami perubahan. Diketahui dari sebelumnya, Θ = panjang elektrik sebelum pemasangan reaktor shunt = 26,1° Θ’ = panjang elektrik setelah pemasangan reaktor shunt = 20° maka,

- 74 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Θ′ β ′ × = = β× Θ Jadi Y ′ = (0,7663) × Y

Z ×Y ′

20 0 = = 0,7663 26,10 Z ×Y

Y = j 5,1 × 10 −6 × 250 = j1,275 × 10 −3 mho.

= j 0,000749 mho,

(pemasangan reaktor shunt menurunkan nilai admitansi)

Y′ = j 0,0003745 mho. 2

dan

Y′ Y j = − = j 0,3745 × 10 −3 2 2 Xsh

Maka,

(

) (

1 = 0,6375 × 10 −3 − 0,3745 × 10 −3 Xsh

)

= 0,263 x 10-3 mho

Xsh = 3,802 × 10 3 Ω. Jadi,

Lsh =

3802 = 12,11 Henry / fasa. 314

(c). Daya Karakteristik adalah daya maksimal yang dapat ditransmisikan bila Vk=Vt dan dibebani dengan beban karakteristik. Bila rugi-rugi diabaikan, daya ini disebut daya natural atau SIL (Surge Impedance Loading). Dimisalkan : Pn ; Zs

= daya natural dan impedansi surja sebelum pemasangan reaktor shunt.

P’n ; Z’s

= daya natural dan impedansi surja setelah pemasangan reaktor shunt.

Panjang saluran transmisi 250 km, maka : Z = j162,5 Ω

Y = j1,275 x 10-3 mho

;

Zs =

Z 162,5 = = 357 Ω. Y 1,275 × 10 −3

Z ′s =

Z = Y′

162,5 0,749 × 10 −3

= 466 Ω.

(pemasangan reaktor shunt memperbesar harga impendasi surja)

- 75 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Jadi, (KV)2 Pn =  Zs

500 x 500 Pn =  = 700 MW. 357 500 x 500 P’n =  = 536 MW. 466

Dari hasil di atas terlihat bahwa dengan pemasangan reaktor shunt, daya natural berkurang dari 700 MW menjadi 536 MW. Ini berarti bahwa kemampuan untuk menyalurkan daya setelah kompensasi dengan reaktor shunt menjadi berkurang.

(d). Vt = 500 KV L-L atau 288,68 KV L-N = tegangan di sisi terima. Pt = 200 MW

faktor daya = cos φ = 0,90 terbelakang

;

Maka, 200 x 1000 Pt It = − L -cos-1 0,9 = − L –25,84° A

3 x Vt L-L x cos φ

3 x 500 x 0,9 = 256,6 L -25,84° A (arus sisi terima).

Sebelum kompensasi : ZxY A = 1 +  = D 2

Z = j162,5 Ω

;

Y = j1,275 x 10-3 mho

j162,5 x j1,275 x 10-3 = 1 +  = 0,8964 2

C =Y +

Y 2Z 4

B = Z = j162,5 Ω Vk = (0,8964 x 288,68) + 162,5 L 90° x 256,6 L –25,84° x 10-3 = (277 + j37,5) KV L-N

tegangan sisi kirim.

Vk  = 279,5 KV L-N = 484,1 KV L-L Vk  484,1 − = − = 540 KV L-L = Vt NL = tegangan terima beban nol A 0,8964

- 76 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Jadi, VR (%)

Vt NL - Vt FL =  x 100 % Vt FL 540 – 500 =  x 100% = 8 %. 500

Setelah kompensasi : Z = j162,5 Ω

;

Y’ = j0,749 x 10-3 mho

Z x Y’ A = 1 + − = 0,9391 2 Vk = A.Vt + B.It = 0,9391 x 288,68 + 41,7 L 64,16° = 271,1 + 18,2 + j37,5 = ( 289,3 + j37,5 ) KV L-N Vk = 291,7 KV L-N atau 505 KV L-L Vk 505 − = − = 538 KV L-L = Vt NL A 0,9391 538 - 500 VR (%) =  x 100% = 7,6 %. 500 Jadi, dari hasil-hasil tersebut di atas dapat disimpulkan bahwa dengan kompensasi reaktor shunt, pengaturan tegangan diperbaiki dari 8 % menjadi 7,6 %. Bila reaktor shunt dipasang hanya selama keadaan tanpa beban (berarti dilepas saat kondisi beban penuh), maka : 484,1  - 500 0,9391 VR ( % ) =  x 100 % 500 = 3,1 %.

3,1 % ini menunjukkan pengaturan tegangan yang makin membaik daripada sebelumnya yang hanya mencapai 7,6 %. Selain itu dengan melepas reaktor shunt saat kondisi beban penuh akan mencegah turunnya kapasitas penyaluran.

- 77 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

A.5 Perhitungan Kompensasi Kapasitor Shunt Tentukanlah kapasitas dari kapasitor shunt yang diperlukan untuk memperbaiki faktor daya dari 0,7 menjadi 0,9 pada suatu jala-jala 15 KV dengan beban 1,3 MW ! Penyelesaian A.5 : ( i ). Cara pertama :

Pt Øt

Ø’

t

Q St

2

Qc

Q 1

Gambar L.3. Diagram Segitiga Daya Untuk A.5 Sebelum kompensasi

Pt = 1,3 MW ( 3 fasa ) Cos Øt = 0,7 ; Øt = 45,6° 1300 = Vt x It x 0,7 St = Vt x It = 1857,14 KVA Q1 = 1857,14 x Sin 45,6° = 1326,9 KVAR = 1,3269 MVAR. (Kebutuhan daya reaktif sebelum dikompensasi)

Setelah kompensasi

Pt = 1,3 MW ( 3 fasa ) Cos Ø’t = 0,9 ; Ø’t = 25,84° 1300 = Vt x It x 0,9 S’t = Vt x I’t = 1444,44 KVA Q2 = 1444,44 x Sin 25,84° = 629,6 KVAR = 0,6296 MVAR. (Kebutuhan daya reaktif setelah dikompensasi)

Qc ( 3∅ ) = Q1 – Q2 = 0,6973 MVAR ≈ 0,7 MVAR. = daya reaktif yang disediakan / diberikan oleh kapasitor shunt.

- 78 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

Jadi, kapasitansi dari kapasitor shunt adalah : Qc ( 3∅ )

0,6973

C =  =  = 9,869 µF ≈ 10 µF (per fasa).

ωVt L-L2

314 x 152

Dari harga C di atas, berarti kapasitor shunt yang dipasang memberikan daya reaktif pada sistem sebesar Qc sehingga faktor daya dapat diperbaiki dari 0,7 menjadi 0,9. Selain itu, kebutuhan akan daya reaktif kapasitif juga dapat dikurangi dari 1,3269 MVAR menjadi 0,6296 MVAR, artinya kapasitor mengambil alih tugas PLN / genset dalam penyediaan daya reaktif kapasitif. Dengan demikian, otomatis biaya langganan listrik ke PLN juga berkurang. ( ii ). Cara Kedua :

Q 3∅

Q 3∅

= Pt ( tan Ø t – tan Ø’t ) = Qc = Q1 – Q2

Pt

= 1,3 MW (3 fasa)

Tan Ø t

= 1,02

Ø t = 45,6°

Tan Ø’t

= 0,48

Ø’t = 25,84°

= 1,3 x (1,02 – 0,48) = 0,702 MVAR = daya reaktif yang disediakan/diberikan oleh kapasitor shunt

Harga kapasitansi dari kapasitor shunt adalah : Q 3∅

0,702

C =  = 

ω Vt L-L2

314 x 152

= 10 µF per fasa.

- 79 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

LAMPIRAN B KESIMPULAN YANG DIAMBIL BERDASARKAN LAMPIRAN A 1. Kompensasi dengan reaktor shunt : • Biasanya dipakai pada saluran jarak menengah dan jauh. • Memperkecil panjang elektrik saluran ( ) dan menurunkan daya natural. • Memperbesar nilai impedansi surja / impedansi karakteristik saluran. • Menaikkan kapasitas penyaluran daya dan mempertahankan tegangan jika dilepas saat beban penuh, atau dipasang saat beban ringan. Sebaliknya, akan menurunkan tegangan dan menurunkan kapasitas penyaluran daya. • Mengurangi tegangan lebih karena switching dan lightning surge. 2. Kompensasi dengan reaktor shunt, kapasitor shunt atau gabungan keduanya (SVC) : •

Dengan kapasitor shunt, akan menurunkan impedansi surja/impedansi karakteristik saluran tetapi menaikkan panjang elektrik saluran ( ).

•

SVC

akan menyerap daya reaktif saat beban ringan jika melepas kapasitor shunt dan

memasukkan reaktor shunt atau memberi daya reaktif saat beban penuh jika memasukkan kapasitor shunt dan melepas reaktor shunt. •

Tetapi SVC membutuhkan peralatan yang lebih banyak.

3. Perbaikan faktor daya sistem di sisi beban : •

Umumnya menggunakan kapasitor shunt (paralel terhadap beban).

•

Menaikkan nilai cos phi lokal dan pengaturan tegangan.

•

Meringankan biaya langganan ke PLN.

4. Kompensasi dengan kapasitor seri : •

Mengurangi

•

Prinsipnya mengurangi Xsal sehingga mengurangi jatuh tegangan dan menaikkan kapasitas

dan impedansi surja / impedansi karakteristik saluran.

penyaluran daya. •

Menunda pembangunan saluran baru.

•

Tetapi lebih mahal jika dipasang di tengah saluran karena butuh gardu tambahan.

- 80 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

LAMPIRAN C TABEL KLASIFIKASI KOMPENSATOR MENURUT FUNGSI DAN JENISNYA

Fungsi

Pasif

Reaktor shunt Kompensasi Impedansi Surja Kapasitor shunt (Virtual – Zs compensation) kontrol tegangan, manajemen daya reaktif Kompensasi Panjang Elektrik Kapasitor seri Saluran (Virtual - Θ compensation) kontrol tegangan, manajemen daya reaktif, peningkatan stabilitas Kompensasi dengan pembagian daerah Dynamic shunt compensation, peningkatan stabilitas pada saluran

1)

Aktif Mesin sinkron Synchronous condenser Thyristor-switched capacitor Thyristor-controlled reactor -

Synchronous condenser Thyristor-switched capacitor Thyristor-controlled reactor

: Miller, T.J.E. (1982), Reactive Power Control In Electric Systems, A Wiley-Interscience, New York.

- 81 -

1)

Tesis Magister-Luqmanul Hakim Effendi-23203013

LAMPIRAN D SISTEM PROTEKSI KAPASITOR SERI [15] Tegangan pada kapasitor seri adalah fungsi dari arus yang melaluinya. Tegangan ini dapat meningkat sampai nilai yang berbahaya jika arus yang melaluinya besar (misalkan saat terjadi gangguan hubung singkat). Karena itu, maka pemakaian kapasitor untuk kompensasi seri pasti disertai dengan rangkaian proteksi. Salah satu konfigurasi rangkaian proteksi pada kapasitor seri di STTL ditunjukkan oleh Gambar L.4. Bila hubung singkat terjadi di sisi beban (terima), tegangan di terminal kapasitor akan besar sekali karena arus gangguan akan mengalir melalui kapasitor. Busur listrik akan muncul di celah percikan SPG sebelum tegangan itu mencapai puncaknya dan kapasitor bank 1-2-3-4 akan terlepas dari STTL. Magnitudo arus hubung singkat di kapasitor bank akan dibatasi oleh L dan diredam sampai harga tertentu oleh R dalam waktu ½ siklus. Trafo arus CT2 mengukur arus di SPG. Jika gangguan telah berlalu dengan sendirinya (misalkan dengan putusnya fuse), maka busur listrik di SPG akan padam dan kapasitor bank kembali terhubung ke STTL. Tapi jika gangguan tidak bisa berlalu dengan sendirinya, maka CT2 mengirim sinyal ke CB untuk menutup setelah periode tertentu. CB menggantikan peran SPG karena SPG dirancang untuk bekerja hanya selama waktu tertentu.

Gambar L.4. Contoh Rangkaian Proteksi Untuk Kapasitor Seri

- 82 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

CT3 mengukur arus STTL kondisi normal (nominal). Jika arusnya melebihi desain kapasitor, CT3 akan mengirim sinyal overload ke panel kendali. CT3 juga memonitor keseimbangan arus fasa. CT4 dibutuhkan untuk mencatu panel kendali dan baterai cadangan. CT5 mengawasi tingkat isolasi (arus yang lewat di isolator). Jika arus bocornya melebihi harga tertentu, CT5 memerintahkan CB untuk trip. Isolator IS1 dan IS2 adalah normally closed, IS3 normally opened. Jika ada pengerjaan yang perlu dilakukan, IS3 ditutup, IS1 dan IS2 dibuka. Gambar L.5 menunjukkan salah satu metoda (susunan flip-flop) yang digunakan untuk menghubungkan kembali kapasitor seri ke dalam STTL secara otomatis.

Gambar L.5. Konfigurasi Flip-Flop Untuk Menghubungkan Kembali Kapasitor Seri Gangguan transien dapat dihilangkan secara dini oleh fuse, arrester petir, atau memadamkan lewatdenyar (flashover) yang muncul di isolator. Tapi, gangguan tersebut akan menyebabkan gelombang transien yang mampu men-trip-kan alat-alat proteksi sehingga saluran keluar dari sistem. Untuk menghubungkannya kembali ke sistem akan membutuhkan waktu lama dan tenaga yang banyak sehingga bisa terjadi kerugian materil. Oleh karena itu menghubungkan kembali saluran secara otomatis ke dalam

- 83 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

sistem amat dibutuhkan, dan begitu pula dengan kapasitor yang terangkai secara seri dengan saluran yang terganggu tadi. Pengoperasian Gambar L.5 adalah sebagai berikut : 1. Operasi normal

SG1 dan SG2 terbuka. IS1, IS2 tertutup. IS3 terbuka. CB1 terbuka, CB2 tertutup. Arus beban (arus STTL) melalui kapasitor.

2. Gangguan di sisi beban (terima)

SG1 menutup, diikuti CB1. Kapasitor seri terlepas dari STTL. Arus gangguan melalui SG1 dan CB2.

3. Gangguan temporer menghilang

arus kembali ke harga nominal, CB2 membuka. Kapasitor seri terhubung kembali ke STTL.

4. Gangguan berlanjut (tidak hilang)

CB2 menutup dan terkunci. IS3 ditutup, IS1 dan IS2 dibuka. STTL terlepas dari sistem.

5. Kembali ke posisi normal

gangguan bisa diatasi. Semua IS dikembalikan ke posisi normal. STTL terhubung kembali ke sistem.

- 84 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

LAMPIRAN E RESONANSI SERI DAN RESONANSI SUB-SINKRON Penggunaan kapasitor untuk kompensasi seri dibatasi oleh kemungkinan terjadinya resonansi. Resonansi adalah dua besaran atau lebih yang memiliki nilai yang sama besar. Resonansi bisa juga diartikan sebagai fenomena, efek, atau gejala dari ikutnya suatu besaran listrik terhadap besaran lain sehingga nilai keduanya menjadi sama. Dalam hal ini kedua besaran tersebut adalah reaktansi induktif saluran (Xsal) dan reaktansi kapasitif (XC) dari suatu STTL. Jika gejala tersebut timbul pada rangkaian seri R, L, C maka disebut resonansi seri. Jika terjadi pada rangkaian paralel disebut resonansi paralel.

Resonansi dapat terjadi karena induktor dan kapasitor adalah komponen yang mampu menyimpan dan melepaskan energi sehingga dapat menimbulkan ayunan. Sebuah STTL dikatakan beresonansi seri jika harga Xsal = XC dan cos ø = 1 atau STTL dalam keadaan resistif, karena nilai impedansi Z sama dengan nilai resistansinya (R). Frekuensi yang timbul pada gejala ini disebut frekuensi resonansi ( fr ).

Impedansi dari rangkaian seri R, L, C :

Z = R + j ωL −

Saat resonansi seri :

1 ωC

(L.7)

ωL −

1 =0 ωC

1 ωC 1 ω2 = LC

ωL =

ω= fr =

1 = 2.π . f r LC 1 2.π

1 LC

(L.8)

Saat resonansi seri terjadi, efek yang ditimbulkan pada rangkaian adalah sama dengan jika dalam rangkaian tersebut tidak terdapat induktor maupun kapasitor. Artinya tegangan dan arus yang mengalir semata-mata hanya akan dipengaruhi oleh resistor. Efek dari resonansi yang terjadi adalah sebagai berikut :

- 85 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

i. Impedansi rangkaian akan mencapai nilai minimumnya dan sama dengan nilai resistansi R. ii. Arus rangkaian akan mencapai nilai maksimumnya karena hanya dibatasi oleh resistansi saja.

Gambar L.6 memperlihatkan kurva resonansi seri dengan nilai I dan |Z| dinyatakan sebagai fungsi dari frekuensi. Arus mencapai nilai maksimumnya pada saat fr . Jika frekuensi f di bawah fr, yang berarti XC > Xsal, maka impedansinya kapasitif. Jika f lebih besar dari fr atau XC < Xsal, maka impedansinya bersifat induktif.

I

R kecil

Z

R besar

kapasitif

induktif

r fr

f

fr

f

Gambar L.6. Kurva Resonansi Seri

Pada STTL, terjadinya resonansi seri harus dihindari. Dengan kata lain nilai reaktansi kapasitif yang disisipkan ke STTL, untuk tujuan kompensasi seri, tidak boleh sama dengan nilai reaktansi induktif saluran atau derajat kompensasinya tidak boleh terlalu besar apalagi mencapai 100 %. Derajat kompensasi 100 % berarti Xsal = XC.

Derajat kompensasi yang mendekati 100% juga akan berbahaya bila frekuensi turun saat terjadi gangguan atau pembangkitan berkurang misalnya, karena bisa menyebabkan resonansi sub-sinkron (RSS). Saat terjadi RSS arus STTL sangat tinggi, belum lagi karena Xsal yang mengecil karena kehadiran kapasitor seri. Fenomena RSS pertama kali muncul pada 1970 yang mengakibatkan kerusakan poros turbin-generator di pembangkit Mohave, bagian selatan California. Tahun 1971 fenomena ini timbul kembali tetapi tidak sampai menimbulkan kerusakan karena para ahli telah belajar dari peristiwa di tahun 1970. Sejak itulah, RSS menjadi sesuatu yang cukup diperhitungkan dalam dunia kelistrikan.

- 86 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

RSS mengakibatkan ayunan energi yang dipertukarkan antara sistem transmisi listrik dan sistem mekanis turbin-generator. Ayunan mekanis yang terjadi akibat RSS ini dapat terus meningkat sampai akhirnya merusak sistem mekanis. Oleh karena itu, dalam pemasangan kapasitor seri selalu diperhatikan dan dipelajari kemungkinan timbulnya RSS dan strategi untuk menghindari atau memperkecil akibatnya. Akibat RSS antara lain sebagai berikut : a. Torka generator akan membesar selama kondisi RSS. Bahkan lebih besar daripada torka saat gangguan hubung singkat terjadi di sistem. Poros generator akan terpuntir dan bisa patah. b. Berbahaya untuk beban motor berdaya besar saat starting, apalagi saat start motor sudah langsung dibebani (berarti motor akan lebih lama mencapai kecepatan nominalnya). Arus yang besar bisa membakar belitan motor dan merusak kapasitor seri. c. Berbahaya untuk beban berupa trafo dengan MVA tinggi karena selama RSS menginduksikan tegangan tak normal yang sangat tinggi ke sistem. Di sini RSS biasa disebut Ferro-Resonance. d. Generator atau pembangkit yang berdekatan akan saling “kejar” untuk menyamakan frekuensi. Solusi umum untuk mengatasi RSS : Memasang resistor peredam seperti pada [10]. Memasang tapis dengan bandwidth antara 0,2 – 10 Hz untuk mendeteksi RSS. Melepas kapasitor seri dari STTL secepat mungkin bila terdeteksi RSS.

- 87 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

LAMPIRAN F PROSEDUR MENCARI PARAMETER TRAFO GANDENG Trafo gandeng yang digunakan dirancang untuk bekerja pada tegangan nominal 50 V ; 5 A. Berarti kapasitasnya 250 VA. Perbandingan belitan primer dan sekunder dibuat 1:1. Kedua belitan menggunakan jenis dan diameter kawat yang sama. Indeks ’o’ menandakan beban nol, ’hs’ untuk hubung singkat.

F.1 Percobaan Beban Nol (Tanpa Beban) Gambar L.7 menampilkan rangkaian percobaan beban nol beserta alat ukur yang digunakan. Sisi sekunder trafo dibiarkan terbuka.

Gambar L.7. Percobaan Beban Nol Lakukan prosedur percobaan beban nol berikut : a) Pasang rangkaian seperti Gambar L.7. b) Naikkan tegangan Vo menggunakan auto trafo sampai ke harga nominal (50 V). c) Catat harga Io dan Po. Dari percobaan yang dilakukan di LPKEE-ITB didapat Io = 0,476 A dan Po = 12,6 W. Gunakan Persamaan (L.9) untuk mendapatkan jumlah total tahanan rugi inti RC dan tahanan belitan primer RP :

RC + R P = RC + R P =

(Vo )2

(L.9)

Po 50 2 = 198,413 12,6

Daya reaktif yang diserap oleh reaktansi pemagnetan Xm adalah :

Qo = S o2 − Po2 =

(50 × 0,476)2 − (12,6 )2

= 20,191 VAR

- 88 -

(L.10)

Tesis Magister-Luqmanul Hakim Effendi-23203013

Persamaan (L.10) sama dengan Persamaan (L.11) :

Qo =

I m2 X m

20,191 =

Vo2 = (X m + X P )

(L.11)

50 2 (X m + X P )

X m + X P = 2πf (Lm + LP ) = 123,817

(L.12)

dimana, Im = arus pemagnetan Xp = reaktansi belitan primer Lm = induktansi pemagnetan LP = induktansi belitan primer

F.2 Percobaan Hubung Singkat Gambar L.8 menampilkan rangkaian percobaan hubung singkat beserta alat ukurnya. Rangkaian tersebut mengacu ke sisi primer.

Gambar L.8. Percobaan Hubung Singkat (Mengacu Ke Sisi Primer) Lakukan prosedur percobaan hubung singkat berikut : a) Pasang rangkaian seperti Gambar L.8. b) Naikkan tegangan Vhs menggunakan auto trafo sampai Ihs mencapai harga nominal ( 5 A). Catat harga Vhs saat Ihs = 5,11 A. Dari percobaan di LPKEE-ITB didapat Vhs = 4,2 V. c) Saat Ihs = 5,11 A ukur pula harga Phs. Dari percobaan di LPKEE-ITB didapat Phs = 21 W.

Hitung harga tahanan ekivalen Rek menggunakan Persamaan (L.13) :

Rek = R P + a 2 Rs = R P + R s =

Phs

(I hs )2

=

21

(5,11)2 - 89 -

= 0,804

(L.13)

Tesis Magister-Luqmanul Hakim Effendi-23203013

dimana,

a=

NP =1 Ns

NP = jumlah belitan sisi primer = NS = jumlah belitan sisi sekunder

Hitung harga impedansi ekivalen Zek menggunakan Persamaan (L.14) :

Z ek =

Vhs 4,2 = = 0,822 I hs 5,11

(L.14)

Sehingga Xek adalah :

X ek = X P + a 2 X s = X P + X s =

(Z ek )2 − (Rek )2

= 0,822 2 − 0,804 2 = 0,171

(L.15)

Karena trafo ini memiliki a = 1, NP = NS , dan menggunakan jenis serta diameter kawat yang sama pada sisi primer dan sekundernya, maka :

Rek 0,804 = = 0,402 2 2

R P ≈ RS ≈ XP ≈ XS ≈ L P ≈ LS =

X ek 0,171 = = 0,0855 2 2

0,0855 = 0,2722 mH 2πf

pada f = 50 Hz.

Kembali ke Persamaan (L.9), didapat RC :

RC = 198,413 − 0,402 = 198,011 Dari Persamaan (L.12) didapat :

X m = 123,817 − 0,0855 = 123,732 Lm =

123,732 = 0,3938 H 2πf

pada f = 50 Hz.

Jadi rangkaian ekivalen trafo gandeng yang digunakan pada tesis ini adalah :

Gambar L.9. Rangkaian Ekivalen Trafo Gandeng

- 90 -

Tesis Magister-Luqmanul Hakim Effendi-23203013

LAMPIRAN G TABEL HARMONIK Vcomp DAN I Tabel L.1. Harmonik Vcomp Saat Beban Ringan Pada D = 0 HFv h f h x 50 Vcomp-h THDv (Hz) (V) (%) (%) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

48.82813 97.65625 146.48438 195.3125 244.14063 292.96875 341.79688 390.625 439.45313 488.28125 537.10938 585.9375 634.76563 683.59375 732.42188 781.25 830.07813 878.90625 927.73438 976.5625 1025.39063 1074.21875 1123.04688 1171.875 1220.70313 1269.53125 1318.35938 1367.1875 1416.01563 1464.84375 1513.67188

5.13349 0.17912 0.10835 0.08449 0.07271 0.06576 0.06114 0.05779 0.05517 0.05299 0.05108 0.04933 0.04768 0.04609 0.04453 0.04298 0.04142 0.03986 0.03829 0.0367 0.03509 0.03347 0.03183 0.03018 0.02851 0.02684 0.02516 0.02349 0.02181 0.02014 0.01848

100 3.489244159 2.11064987 1.64585886 1.416385344 1.280999866 1.191002612 1.125744864 1.07470746 1.032241224 0.995034567 0.960944698 0.928802822 0.897829742 0.867441059 0.837247175 0.806858492 0.776469809 0.745886327 0.714913246 0.683550567 0.651993089 0.620046012 0.587904135 0.555372661 0.522841186 0.490114912 0.457583437 0.424857163 0.392325689 0.359989013

Tabel L.3. Harmonik Vcomp Saat Beban Ringan Pada D=0,2 HFv h f h x 50 Vcomp-h THDv (Hz) (V) (%) (%) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

6.400906

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

5.10529 0.1677 0.09939 0.07634 0.06564 0.05978 0.05616 0.05461 0.05378 0.05392 0.05457 0.05581 0.05753 0.0605 0.06335 0.06803 0.07311 0.08103 0.09087 0.10572 0.12813 0.16822 0.26113 0.70802 1.38764 1.29813 1.07062 0.26519 0.14859 0.10108 0.07585

100 3.28482809 1.946804197 1.495311726 1.285725199 1.170942297 1.100035453 1.069674788 1.053417142 1.056159395 1.068891287 1.093179819 1.126870364 1.185045316 1.240869764 1.332539386 1.432044017 1.587177222 1.779918477 2.070793236 2.509749691 3.295013604 5.114890633 13.86836007 27.18043441 25.42715497 20.97079696 5.194415988 2.910510471 1.979907116 1.485713838

69.90638848

Tabel L.2. Harmonik I Saat Beban Ringan Pada D = 0 h f h x 50 Ih HFi THDi (Hz) (A) (%) (%)

Tabel L.4. Harmonik I Saat Beban Ringan Pada D = 0,2 h f h x 50 Ih HFi THDi (Hz) (A) (%) (%)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

48.82813 97.65625 146.48438 195.3125 244.14063 292.96875 341.79688 390.625 439.45313 488.28125 537.10938 585.9375 634.76563 683.59375 732.42188 781.25 830.07813 878.90625 927.73438 976.5625 1025.39063 1074.21875 1123.04688 1171.875 1220.70313 1269.53125 1318.35938 1367.1875 1416.01563 1464.84375 1513.67188

6.22986 0.24862 0.17097 0.14709 0.13584 0.12918 0.12454 0.12087 0.11769 0.11474 0.1119 0.10906 0.1062 0.10327 0.10026 0.09717 0.09398 0.09071 0.08734 0.0839 0.08037 0.07678 0.07312 0.06941 0.06566 0.06187 0.05805 0.05423 0.05039 0.04656 0.04275

100 3.990779889 2.744363437 2.361048242 2.180466335 2.073561846 1.999081841 1.94017201 1.889127525 1.841774936 1.796188036 1.750601137 1.704693203 1.657661649 1.609345956 1.559746126 1.508541123 1.456051982 1.401957668 1.346739734 1.290077145 1.232451452 1.173702138 1.114150238 1.053956269 0.993120231 0.931802641 0.870485051 0.808846427 0.74736832 0.686211247

9.936481717

- 91 -

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

6.31817 0.188 0.10246 0.07221 0.05625 0.04604 0.03909 0.03415 0.03011 0.02712 0.02452 0.02249 0.02083 0.01942 0.0179 0.01691 0.01605 0.01506 0.01429 0.01385 0.01314 0.01262 0.01229 0.01321 0.0087 0.01584 0.00524 0.00832 0.00852 0.00826 0.0081

100 2.975545134 1.621672098 1.142894224 0.890289435 0.728692011 0.618691805 0.540504608 0.476562042 0.429238213 0.388087057 0.3559575 0.32968407 0.307367481 0.283309882 0.267640788 0.254029252 0.238360158 0.226173085 0.219209043 0.207971612 0.199741381 0.194518349 0.209079528 0.137698099 0.250705505 0.082935407 0.1316837 0.134849173 0.130734057 0.128201679

4.11514509

Tesis Magister-Luqmanul Hakim Effendi-23203013 Tabel L.7. Harmonik Vcomp Saat Beban Ringan Pada D=0,6

Tabel L.5. Harmonik Vcomp Saat Beban Ringan Pada D=0,4

h

f

h x 50 (Hz)

Vcomp-h (V)

HFv (%)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

7.45382 0.34312 0.26184 0.24156 0.23401 0.2335 0.23556 0.23931 0.24572 0.25261 0.26239 0.27335 0.28708 0.30367 0.32389 0.34939 0.38166 0.42282 0.47795 0.55507 0.66954 0.86484 1.27697 2.96469 2.99424 2.07123 4.28876 1.31135 0.79593 0.56997 0.44017

100 4.603277246 3.512829663 3.240754405 3.13946406 3.132621931 3.160258767 3.210568541 3.296564714 3.389000539 3.52020843 3.66724713 3.851447982 4.074018423 4.345288724 4.687395188 5.120327564 5.672527644 6.412148402 7.446785675 8.982508298 11.60264133 17.13175258 39.77410241 40.17054343 27.78749688 57.53774575 17.59299259 10.67814892 7.646683177 5.905294198

THDv (%)

107.1965653

Tabel L.6. Harmonik I Saat Beban Ringan Pada D = 0,4

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.40027 0.19253 0.1052 0.07423 0.05782 0.0476 0.04043 0.03534 0.03148 0.02823 0.02562 0.02363 0.02184 0.02041 0.01926 0.01828 0.01729 0.01661 0.01604 0.01579 0.01556 0.01571 0.01711 0.02433 0.0074 0.01621 0.01091 0.00464 0.00577 0.00639 0.00664

100 3.008154343 1.643680657 1.159794821 0.903399388 0.743718624 0.6316921 0.552164206 0.49185425 0.441075142 0.400295613 0.369203174 0.341235604 0.318892797 0.300924805 0.285612951 0.270144853 0.259520301 0.250614427 0.246708342 0.243114744 0.245458395 0.267332472 0.380140213 0.115620122 0.253270565 0.170461559 0.072496942 0.090152447 0.099839538 0.103745623

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Vcomp-h (V)

HFv (%)

15.17016 0.45688 0.30141 0.26107 0.24745 0.24406 0.24647 0.25261 0.26075 0.27325 0.28813 0.30698 0.3296 0.35731 0.38898 0.43036 0.48143 0.5482 0.63731 0.7609 0.94694 1.25805 1.91555 4.55714 4.41191 2.8072 6.93484 2.24918 1.427 1.0662 0.85936

100 3.01170192 1.986861048 1.720944275 1.631162756 1.608816255 1.624702706 1.6651769 1.718834871 1.801233474 1.899320772 2.023577866 2.172686379 2.355347603 2.564112705 2.836885043 3.173532778 3.613673158 4.201076324 5.015767797 6.242122693 8.292925058 12.62709161 30.04015778 29.08281785 18.5047488 45.71369056 14.82634329 9.406624584 7.02827129 5.664805117

THDv (%)

82.13927993

Tabel L.8. Harmonik I Saat Beban Ringan Pada D = 0,6

THDi (%)

4.184219892

- 92 -

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.52568 0.20112 0.11052 0.07807 0.06086 0.0501 0.0428 0.03721 0.0329 0.02987 0.02732 0.02499 0.02315 0.02162 0.02034 0.0194 0.01865 0.01777 0.01723 0.01706 0.0172 0.01774 0.02018 0.03128 0.00952 0.01572 0.02593 0.00902 0.0078 0.00734 0.00721

100 3.081977664 1.693616604 1.196350419 0.932623114 0.767736083 0.655870346 0.570208775 0.504162018 0.457730076 0.418653688 0.382948597 0.354752302 0.331306469 0.311691655 0.297287026 0.285793971 0.272308786 0.264033787 0.261428694 0.263574064 0.271849064 0.309239803 0.479337019 0.14588518 0.240894436 0.397353226 0.138223143 0.119527773 0.1124787 0.11048657

THDi (%)

4.335445

Tesis Magister-Luqmanul Hakim Effendi-23203013 Tabel L.11. Harmonik Vcomp Saat Beban Ringan Pada D=1

Tabel L.9. Harmonik Vcomp Saat Beban Ringan Pada D=0,8

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Vcomp-h (V)

HFv (%)

28.01109 0.55705 0.27017 0.19568 0.16893 0.15998 0.15938 0.16529 0.17482 0.18572 0.20045 0.21838 0.23932 0.2667 0.29863 0.33693 0.38458 0.44457 0.52531 0.63553 0.80204 1.07896 1.65468 3.94586 3.62763 2.17676 6.05637 2.00114 1.28063 0.96403 0.7799

100 1.988676628 0.964510842 0.698580455 0.603082565 0.571130934 0.568988925 0.590087712 0.624109951 0.66302311 0.715609425 0.779619786 0.854375892 0.952122891 1.066113457 1.202845016 1.372956211 1.587121387 1.875364365 2.268851373 2.863294502 3.851902943 5.907231743 14.08677777 12.95069203 7.77106496 21.62132927 7.144098998 4.571867785 3.441601166 2.784254379

THDv (%)

50.5005562

Tabel L.10. Harmonik I Saat Beban Ringan Pada D = 0,8

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.67838 0.21098 0.1165 0.0824 0.06437 0.05286 0.04488 0.03912 0.0347 0.03125 0.0282 0.02601 0.02415 0.02237 0.02091 0.01967 0.01856 0.01787 0.0171 0.01636 0.01592 0.01623 0.01728 0.0256 0.01313 0.01057 0.0286 0.01362 0.0115 0.01069 0.01011

100 3.159149375 1.744435028 1.233832157 0.963856504 0.791509318 0.672019262 0.585770801 0.519587085 0.467927851 0.422258093 0.389465709 0.361614643 0.334961473 0.313099884 0.294532506 0.277911709 0.267579862 0.25605012 0.244969588 0.238381164 0.243023009 0.258745384 0.383326495 0.196604566 0.158271916 0.428247569 0.203941674 0.172197449 0.160068759 0.151384018

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Vcomp-h (V)

HFv (%)

45.88732 0.76204 0.2868 0.15578 0.10079 0.06988 0.0523 0.0414 0.03315 0.02848 0.02426 0.02097 0.01804 0.01654 0.01342 0.01464 0.01196 0.01305 0.01146 0.0108 0.00993 0.00942 0.00857 0.00889 0.0079 0.00858 0.00806 0.00636 0.00681 0.00587 0.00602

100 1.660676631 0.625009262 0.339483762 0.219646735 0.152286078 0.113974841 0.090221002 0.072242179 0.062065076 0.052868636 0.045698899 0.039313693 0.036044816 0.029245552 0.031904238 0.026063845 0.028439229 0.024974219 0.023535914 0.021639965 0.020528547 0.018676183 0.019373544 0.017216085 0.018697976 0.017564765 0.013860038 0.014840701 0.012792205 0.013119093

THDv (%)

1.84182832

Tabel L.12. Harmonik I Saat Beban Ringan Pada D = 1

THDi (%)

4.458044

- 93 -

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.81356 0.22044 0.12235 0.08664 0.06753 0.05555 0.04718 0.04112 0.03638 0.03273 0.0298 0.02709 0.02491 0.0233 0.02182 0.02018 0.01894 0.01808 0.01707 0.0162 0.01535 0.01483 0.01412 0.01356 0.01304 0.01234 0.01191 0.0117 0.0112 0.0108 0.01043

100 3.235313111 1.795683901 1.271581963 0.991111842 0.815285989 0.692442717 0.603502428 0.53393527 0.480365624 0.437363141 0.397589513 0.365594491 0.34196514 0.320243749 0.2961741 0.277975097 0.265353207 0.250529826 0.23776117 0.225286047 0.217654207 0.20723381 0.199014906 0.191383066 0.181109435 0.17479849 0.171716401 0.164378093 0.158507447 0.153077099

THDi (%)

4.525290616

Tesis Magister-Luqmanul Hakim Effendi-23203013 Tabel L.15. Harmonik Vcomp Berbeban Sedang Pada D=0,2

Tabel L.13. Harmonik Vcomp Saat Beban Sedang Pada D=0

h

f

h x 50 (Hz)

Vcomp-h (V)

HFv (%)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

4.99792 0.15617 0.08614 0.06086 0.04735 0.03895 0.0331 0.02882 0.0253 0.02297 0.02083 0.01901 0.01748 0.0163 0.01511 0.0141 0.0135 0.01253 0.01181 0.0116 0.01087 0.01031 0.00972 0.00944 0.00901 0.00882 0.00855 0.00798 0.00764 0.00762 0.00738

100 3.124699875 1.723516983 1.217706566 0.947394116 0.779324199 0.662275507 0.576639882 0.506210584 0.45959119 0.416773378 0.380358229 0.349745494 0.326135672 0.302325768 0.282117361 0.270112367 0.250704293 0.2362983 0.232096552 0.217490476 0.206285815 0.194480904 0.188878573 0.180274994 0.176473413 0.171071166 0.159666421 0.152863591 0.152463425 0.147661427

THDv (%)

4.350496753

Tabel L.14. Harmonik I Saat Beban Sedang Pada D = 0

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.10731 0.17653 0.09544 0.0671 0.0522 0.04268 0.03626 0.03162 0.02809 0.02499 0.02269 0.02082 0.01925 0.0177 0.01657 0.01545 0.01459 0.01378 0.01298 0.01249 0.0119 0.01125 0.01077 0.01037 0.00991 0.00946 0.00914 0.00887 0.00861 0.00825 0.00786

100 2.8904706 1.562717465 1.098683381 0.85471345 0.698834675 0.593714745 0.517740216 0.459940629 0.409181784 0.371521996 0.340902951 0.315196052 0.28981663 0.271314212 0.252975533 0.238894047 0.225631252 0.212532195 0.204509023 0.194848468 0.184205485 0.176346051 0.169796523 0.162264565 0.154896346 0.149656723 0.145235791 0.140978598 0.135084022 0.128698232

h

f

h x 50 (Hz)

Vcomp-h (V)

HFv (%)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

4.96055 0.15869 0.0924 0.07123 0.06011 0.05467 0.05147 0.04937 0.04912 0.0483 0.04931 0.05031 0.05168 0.05442 0.05683 0.06095 0.06586 0.07251 0.08171 0.09479 0.11553 0.15253 0.23999 0.66936 1.38071 1.29776 1.02378 0.24629 0.13538 0.09191 0.06813

100 3.199040429 1.862696677 1.435929484 1.211760793 1.102095534 1.037586558 0.995252543 0.990212779 0.973682354 0.994042999 1.014202054 1.041819959 1.09705577 1.145639092 1.228694399 1.327675359 1.461733074 1.647196379 1.910876818 2.328975618 3.074860651 4.837971596 13.49366502 27.83380875 26.16161514 20.63843727 4.964973642 2.729132858 1.85281874 1.373436413

THDv (%)

70.5067257

Tabel L.16. Harmonik I Saat Beban Sedang Pada D = 0,2

THDi (%)

3.974870214

- 94 -

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.13782 0.17801 0.0964 0.06757 0.05249 0.04306 0.03685 0.03193 0.02826 0.02527 0.02307 0.02099 0.01948 0.01802 0.01675 0.01562 0.0147 0.01409 0.01333 0.01276 0.0122 0.01179 0.01148 0.01206 0.00848 0.01421 0.00554 0.00797 0.00808 0.00802 0.00786

100 2.900215386 1.57059021 1.100879465 0.855189628 0.701552017 0.600376029 0.520217276 0.460424059 0.411709695 0.37586635 0.341978096 0.317376528 0.293589581 0.272898195 0.25448775 0.239498715 0.229560332 0.217178086 0.207891401 0.198767641 0.192087745 0.187037091 0.1964867 0.138159803 0.231515424 0.09026006 0.129850664 0.131642831 0.130665285 0.128058496

THDi (%)

3.990874329

Tesis Magister-Luqmanul Hakim Effendi-23203013 Tabel L.19. Harmonik Vcomp Berbeban Sedang Pada D=0,6

Tabel L.17. Harmonik Vcomp Berbeban Sedang Pada D=0,4

h

f

h x 50 (Hz)

Vcomp-h (V)

HFv (%)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

7.25314 0.32457 0.24773 0.22768 0.22156 0.22007 0.22205 0.22497 0.23087 0.23703 0.24647 0.25676 0.26974 0.28533 0.30484 0.32818 0.35869 0.39706 0.44878 0.52156 0.63092 0.81555 1.209 2.83214 3.03306 2.14096 4.12371 1.24449 0.75254 0.5382 0.41433

100 4.474889496 3.415486258 3.139054258 3.054677009 3.034134182 3.061432704 3.10169113 3.18303521 3.267963944 3.398114472 3.539984062 3.718941038 3.933882429 4.202869378 4.524661043 4.945306447 5.474318709 6.187389186 7.190816667 8.698577444 11.24409566 16.66864282 39.04708857 41.81719917 29.51769854 56.8541349 17.15794814 10.37536846 7.420234547 5.712422482

THDv (%)

107.2712506

Tabel L.18. Harmonik I Saat Beban Sedang Pada D = 0,4

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.22708 0.18255 0.09913 0.06987 0.05416 0.04462 0.03794 0.03302 0.02926 0.02625 0.02405 0.02206 0.02045 0.01897 0.01795 0.01687 0.01596 0.01546 0.01479 0.01441 0.01419 0.01427 0.01544 0.02125 0.00693 0.01454 0.00889 0.00491 0.006 0.0065 0.00671

100 2.931550582 1.591917881 1.122034726 0.869749546 0.716547724 0.609274331 0.530264586 0.469883156 0.421545893 0.386216333 0.354259139 0.328404324 0.304637165 0.288257096 0.270913494 0.256299903 0.248270457 0.237511 0.231408622 0.227875666 0.229160377 0.24794928 0.341251437 0.111288116 0.233496278 0.142763542 0.078849156 0.096353347 0.104382793 0.10775516

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Vcomp-h (V)

HFv (%)

14.78663 0.44326 0.28951 0.25181 0.23853 0.23433 0.23637 0.24243 0.251 0.26087 0.27755 0.29377 0.31444 0.34143 0.37245 0.40907 0.46014 0.52231 0.6052 0.72353 0.90046 1.19841 1.82671 4.382 4.47567 2.94627 6.69034 2.14518 1.35764 1.01221 0.81483

100 2.997708065 1.957917389 1.702957334 1.613146471 1.584742433 1.59853868 1.639521649 1.697479412 1.764228901 1.877033509 1.986727199 2.126515643 2.309045401 2.51882951 2.76648567 3.111865246 3.532312636 4.092886614 4.89313657 6.089690484 8.104686463 12.35379529 29.63487962 30.26835729 19.92522975 45.24587414 14.50756528 9.181537646 6.84544078 5.510586253

THDv (%)

82.2418922

Tabel L.20. Harmonik I Saat Beban Sedang Pada D = 0,6

THDi (%)

4.054356861

- 95 -

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.36843 0.1917 0.10478 0.07386 0.05756 0.04735 0.04007 0.03512 0.03115 0.02817 0.0257 0.02347 0.02171 0.02025 0.01914 0.01809 0.01725 0.01662 0.01603 0.01585 0.01567 0.01611 0.01803 0.02731 0.00717 0.01376 0.02189 0.00856 0.00752 0.00725 0.00727

100 3.01016106 1.645303474 1.159783495 0.903833441 0.743511352 0.629197463 0.5514703 0.489131544 0.442338222 0.403553152 0.368536672 0.340900347 0.31797476 0.300545032 0.284057452 0.270867388 0.26097484 0.25171039 0.248883948 0.246057506 0.252966587 0.283115305 0.428834108 0.112586619 0.216065812 0.34372679 0.134413034 0.118082479 0.113842815 0.114156864

THDi (%)

4.206103418

Tesis Magister-Luqmanul Hakim Effendi-23203013 Tabel L.23. Harmonik Vcomp Berbeban Sedang Pada D = 1

Tabel L.21. Harmonik Vcomp Berbeban Sedang Pada D=0,8

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Vcomp-h (V)

HFv (%)

27.42966 0.55832 0.27736 0.20263 0.17502 0.16414 0.16305 0.16774 0.17475 0.18665 0.19939 0.2169 0.23795 0.263 0.2936 0.32911 0.37457 0.4312 0.50978 0.61624 0.77599 1.0406 1.59752 3.82665 3.68762 2.30898 5.88408 1.9244 1.22927 0.92112 0.74476

100 2.035460884 1.011168203 0.73872589 0.638068427 0.598403334 0.594429534 0.611527813 0.637084091 0.680467786 0.726913859 0.790749867 0.867491613 0.958816114 1.070374186 1.19983259 1.365565596 1.572020944 1.858499157 2.246619171 2.829017932 3.793703604 5.824060524 13.95077445 13.44391436 8.417822168 21.45152364 7.015763229 4.481535681 3.358116725 2.715163075

THDv (%)

50.6057954

Tabel L.22. Harmonik I Saat Beban Sedang Pada D = 0,8

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.55017 0.20289 0.11161 0.0787 0.06118 0.05037 0.04281 0.03737 0.0331 0.02979 0.02701 0.0247 0.02269 0.02124 0.02005 0.01864 0.01772 0.01677 0.01605 0.01551 0.01503 0.01514 0.01595 0.02273 0.01064 0.00891 0.025 0.01271 0.01087 0.01017 0.00964

100 3.097476859 1.703925242 1.201495534 0.93402156 0.768987675 0.653570823 0.570519544 0.505330396 0.454797356 0.41235571 0.37708945 0.346403223 0.324266393 0.306098926 0.284572767 0.27052733 0.256023889 0.245031808 0.236787747 0.229459693 0.231139039 0.24350513 0.347013894 0.162438532 0.136027004 0.381669483 0.194040765 0.165949891 0.155263146 0.147171753

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Vcomp-h (V)

HFv (%)

45.30115 0.7708 0.30333 0.17041 0.11578 0.08405 0.06604 0.05449 0.04643 0.04008 0.03615 0.03133 0.02897 0.02564 0.02341 0.02233 0.02033 0.0198 0.01826 0.01757 0.01611 0.0164 0.01539 0.01421 0.01402 0.01203 0.01182 0.01227 0.01103 0.01227 0.01062

100 1.701502059 0.669585651 0.376171466 0.255578501 0.185536129 0.145779964 0.120283922 0.102491879 0.088474575 0.079799299 0.069159392 0.063949811 0.056599005 0.051676392 0.049292347 0.044877448 0.0437075 0.040308028 0.038784887 0.035562011 0.036202171 0.033972647 0.031367857 0.030948442 0.026555617 0.026092053 0.027085405 0.024348168 0.027085405 0.023443113

THDv (%)

1.92449069

Tabel L.24. Harmonik I Saat Beban Sedang Pada D = 1

THDi (%)

4.344075944

- 96 -

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.7358 0.21476 0.11884 0.08408 0.06551 0.05386 0.0458 0.03982 0.03519 0.03165 0.02852 0.0264 0.02432 0.02247 0.02086 0.01973 0.01848 0.0175 0.0165 0.01577 0.01494 0.01434 0.01365 0.01311 0.0125 0.01223 0.01166 0.01131 0.01086 0.01051 0.01015

100 3.188336946 1.764304166 1.24825559 0.972564506 0.799608064 0.67994893 0.591169572 0.522432376 0.469877372 0.423409246 0.391935628 0.361055851 0.333590665 0.30968853 0.292912497 0.274354939 0.259805814 0.244959767 0.234122153 0.221799935 0.212892307 0.202648535 0.19463167 0.185575581 0.181567149 0.173104902 0.167908786 0.161228065 0.156031949 0.150687372

THDi (%)

4.45048601

Tesis Magister-Luqmanul Hakim Effendi-23203013 Tabel L.27. Harmonik Vcomp Berbeban Berat Pada D = 0,2

Tabel L.25. Harmonik Vcomp Berbeban Berat Pada D = 0

h

f

h x 50 (Hz)

Vcomp-h (V)

HFv (%)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.801 1077.091 1128.381 1179.6711 1230.9611 1282.2512 1333.5412 1384.8313 1436.1213 1487.4114 1538.7014 1589.9915

4.44614 0.13021 0.07068 0.0498 0.03855 0.03166 0.02677 0.0235 0.0207 0.0185 0.01681 0.01554 0.01424 0.01322 0.01221 0.01157 0.01097 0.01016 0.00971 0.00915 0.00876 0.00836 0.00816 0.00748 0.00738 0.00717 0.00678 0.00653 0.00626 0.00609 0.00596

100 2.928607736 1.589693532 1.120072692 0.867044223 0.712078342 0.602095301 0.528548359 0.465572384 0.416091261 0.378080762 0.349516659 0.320277814 0.297336566 0.274620232 0.260225724 0.246730872 0.228512822 0.218391684 0.205796489 0.197024835 0.188028267 0.183529983 0.168235818 0.165986676 0.161263478 0.152491824 0.146868969 0.140796286 0.136972745 0.13404886

h

THDv (%)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

4.03616373

Tabel L.26. Harmonik I Saat Beban Berat Pada D = 0

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

5.43694 0.14297 0.0752 0.05228 0.04032 0.03297 0.02786 0.02429 0.02149 0.01937 0.01746 0.01591 0.01464 0.01363 0.01285 0.01203 0.01128 0.01068 0.0101 0.00948 0.00909 0.00872 0.00834 0.00788 0.00773 0.00727 0.00699 0.00665 0.00654 0.00635 0.00621

100 2.629604152 1.383130952 0.961570295 0.741593617 0.606407281 0.51242059 0.446758655 0.395259098 0.356266576 0.321136522 0.292627838 0.269269111 0.250692485 0.23634618 0.221264167 0.207469643 0.196434024 0.185766258 0.174362785 0.167189632 0.160384334 0.153395108 0.144934467 0.142175562 0.133714921 0.128564965 0.122311447 0.12028825 0.116793638 0.11421866

f

h x 50 (Hz)

51.29005 102.5801 153.8701 205.1602 256.4502 307.7403 359.0303 410.3204 461.6104 512.9005 564.1905 615.4806 666.7706 718.0607 769.3507 820.6408 871.9308 923.2209 974.5109 1025.801 1077.091 1128.381 1179.671 1230.961 1282.251 1333.541 1384.831 1436.121 1487.411 1538.701 1589.991

Vcomp-h (V)

HFv (%)

4.42512 0.12579 0.07022 0.05159 0.04305 0.03785 0.03503 0.03285 0.03212 0.03134 0.0316 0.03181 0.03277 0.03365 0.03569 0.03776 0.04091 0.04492 0.05101 0.05983 0.07427 0.10175 0.1712 0.54154 1.32238 1.26776 0.8643 0.18468 0.09451 0.06117 0.04426

100 2.842634776 1.586849622 1.16584409 0.972854973 0.855344036 0.791616951 0.74235275 0.725856022 0.708229381 0.714104928 0.718850562 0.740544889 0.760431356 0.8065318 0.853310193 0.924494703 1.015113714 1.152737101 1.35205373 1.678372564 2.299372672 3.868821636 12.23786022 29.88348339 28.64916658 19.53167372 4.173446144 2.13576129 1.382335394 1.000198865

THDv (%)

72.71852794

Tabel L.28. Harmonik I Saat Beban Berat Pada D = 0,2

THDi (%)

3.548620139

- 97 -

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

5.46906 0.14413 0.07604 0.05284 0.04084 0.03337 0.02837 0.02474 0.02172 0.01947 0.01772 0.0163 0.01488 0.01367 0.01298 0.01212 0.01143 0.01068 0.01027 0.00967 0.00924 0.00877 0.00865 0.00869 0.00668 0.01046 0.00519 0.00654 0.00654 0.00636 0.00601

100 2.635370612 1.3903669 0.966162375 0.746746242 0.610159698 0.518736309 0.452362929 0.397143202 0.356002677 0.324004491 0.298040248 0.272076006 0.249951546 0.237335118 0.221610295 0.208993867 0.195280359 0.187783641 0.176812834 0.168950423 0.160356624 0.158162463 0.15889385 0.122141648 0.19125773 0.094897478 0.119581793 0.119581793 0.116290551 0.109890914

THDi (%)

3.56265937

Tesis Magister-Luqmanul Hakim Effendi-23203013 Tabel L.31. Harmonik Vcomp Berbeban Berat Pada D = 0,6

Tabel L.29. Harmonik Vcomp Berbeban Berat Pada D = 0,4

h

f

h x 50 (Hz)

Vcomp-h (V)

HFv (%)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

6.48549 0.26367 0.1965 0.1789 0.17289 0.17207 0.17256 0.176 0.17996 0.18524 0.19221 0.19932 0.2095 0.22124 0.23652 0.25522 0.27882 0.30918 0.34949 0.40679 0.49319 0.64106 0.96321 2.35604 3.03628 2.24327 3.51838 1.00699 0.59749 0.42328 0.32496

100 4.065537068 3.029840459 2.758465436 2.665797033 2.653153424 2.660708751 2.713750233 2.774809613 2.85622212 2.963692797 3.073322139 3.23028792 3.411307395 3.646910257 3.935246219 4.299135455 4.76725737 5.388798688 6.272309417 7.604514077 9.884526844 14.8517691 36.3278642 46.81650885 34.58905958 54.25002583 15.52681447 9.212719471 6.526569311 5.010569749

THDv (%)

107.10017

Tabel L.30. Harmonik I Saat Beban Berat Pada D = 0,4

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.2451 102.4902 153.7353 204.9804 256.2255 307.4706 358.7157 409.9608 461.2059 512.451 563.6961 614.9412 666.1863 717.4314 768.6765 819.9216 871.1667 922.4118 973.6569 1024.902 1076.1471 1127.3922 1178.6373 1229.8824 1281.1275 1332.3726 1383.6177 1434.8628 1486.1079 1537.353 1588.5981

Ih (A)

HFi (%)

5.56639 0.14843 0.0784 0.05472 0.04224 0.03477 0.02911 0.0255 0.02274 0.02043 0.01845 0.01696 0.01576 0.01483 0.01384 0.01282 0.01234 0.01172 0.01125 0.01078 0.01042 0.01059 0.0109 0.01387 0.00591 0.01038 0.00605 0.00511 0.00536 0.00547 0.00547

100 2.666539714 1.408453235 0.98304287 0.75884011 0.624641824 0.522960123 0.458106601 0.408523298 0.367024229 0.331453599 0.304685802 0.283127844 0.266420427 0.248635112 0.230310848 0.221687665 0.210549387 0.202105853 0.19366232 0.187194932 0.190248976 0.195818116 0.249174061 0.106172942 0.186476334 0.108688037 0.09180097 0.096292211 0.098268357 0.098268357

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.2451 102.4902 153.7353 204.9804 256.2255 307.4706 358.7157 409.9608 461.2059 512.451 563.6961 614.9412 666.1863 717.4314 768.6765 819.9216 871.1667 922.4118 973.6569 1024.902 1076.1471 1127.3922 1178.6373 1229.8824 1281.1275 1332.3726 1383.6177 1434.8628 1486.1079 1537.353 1588.5981

Vcomp-h (V)

HFv (%)

13.24212 0.39123 0.25067 0.21436 0.1997 0.19642 0.19667 0.19944 0.2072 0.214 0.22707 0.23874 0.25645 0.27661 0.30105 0.33271 0.36991 0.42115 0.48756 0.58129 0.72518 0.96696 1.48965 3.69869 4.52299 3.22135 5.74286 1.75207 1.09229 0.80836 0.64887

100 2.954436299 1.892974841 1.618774033 1.508066684 1.483297236 1.485185152 1.506103252 1.564704141 1.616055435 1.714755643 1.802883526 1.936623441 2.088864925 2.273427518 2.512513102 2.793434888 3.180381993 3.681887794 4.389704972 5.47631346 7.302154036 11.24933168 27.9312527 34.15608679 24.32654288 43.36813139 13.23103853 8.248603698 6.104460615 4.900046216

THDv (%)

82.30453547

Tabel L.32. Harmonik I Saat Beban Berat Pada D = 0,6

THDi (%)

3.616780095

- 98 -

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.2451 102.4902 153.7353 204.9804 256.2255 307.4706 358.7157 409.9608 461.2059 512.451 563.6961 614.9412 666.1863 717.4314 768.6765 819.9216 871.1667 922.4118 973.6569 1024.902 1076.1471 1127.3922 1178.6373 1229.8824 1281.1275 1332.3726 1383.6177 1434.8628 1486.1079 1537.353 1588.5981

Ih (A)

HFi (%)

5.72984 0.15729 0.08364 0.05851 0.0455 0.03724 0.03151 0.02753 0.02445 0.02195 0.02003 0.01834 0.01709 0.01586 0.01461 0.01402 0.01332 0.01272 0.01216 0.01188 0.0118 0.01176 0.01265 0.01813 0.00346 0.00887 0.01421 0.00704 0.00633 0.0061 0.00603

100 2.74510283 1.459726624 1.021145442 0.794088491 0.649930888 0.549928096 0.480467168 0.426713486 0.38308225 0.349573461 0.320078746 0.298263128 0.27679656 0.254980942 0.24468397 0.232467224 0.221995728 0.212222331 0.207335632 0.205939433 0.205241333 0.220774053 0.316413722 0.06038563 0.154803625 0.247999944 0.12286556 0.110474289 0.106460215 0.105238541

THDi (%)

3.75546129

Tesis Magister-Luqmanul Hakim Effendi-23203013 Tabel L.35. Harmonik Vcomp Berbeban Berat Pada D = 1

Tabel L.33. Harmonik Vcomp Berbeban Berat Pada D = 0,8

h

f

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

h x 50 (Hz)

Vcomp-h (V)

HFv (%)

51.2451 102.4902 153.7353 204.9804 256.2255 307.4706 358.7157 409.9608 461.2059 512.451 563.6961 614.9412 666.1863 717.4314 768.6765 819.9216 871.1667 922.4118 973.6569 1024.902 1076.1471 1127.3922 1178.6373 1229.8824 1281.1275 1332.3726 1383.6177 1434.8628 1486.1079 1537.353

24.79376 0.55739 0.29268 0.21666 0.18463 0.17127 0.16542 0.1658 0.16781 0.17659 0.18563 0.19903 0.21458 0.23268 0.25783 0.28533 0.32197 0.36685 0.42927 0.51763 0.64709 0.86861 1.33913 3.29557 3.78416 2.6289 5.11718 1.59759 1.00479 0.74914

100 2.248105975 1.180458309 0.873848904 0.744663173 0.690778648 0.667184001 0.668716645 0.676823523 0.712235659 0.748696446 0.802742303 0.865459696 0.938461936 1.039898749 1.150813753 1.298592872 1.479606159 1.731363053 2.087743045 2.609890553 3.503341163 5.401076723 13.29193313 15.26254993 10.6030711 20.63898336 6.443516433 4.052592265 3.021486051

1588.5981

0.60292

2.43174089

THDv (%)

50.7784057

Tabel L.34. Harmonik I Saat Beban Berat Pada D = 0,8

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.2451 102.4902 153.7353 204.9804 256.2255 307.4706 358.7157 409.9608 461.2059 512.451 563.6961 614.9412 666.1863 717.4314 768.6765 819.9216 871.1667 922.4118 973.6569 1024.902 1076.1471 1127.3922 1178.6373 1229.8824 1281.1275 1332.3726 1383.6177 1434.8628 1486.1079 1537.353 1588.5981

Ih (A)

HFi (%)

5.96245 0.16929 0.09116 0.06413 0.04952 0.04058 0.03456 0.03009 0.02651 0.02379 0.0216 0.0198 0.0183 0.017 0.01596 0.015 0.01407 0.01337 0.01276 0.01239 0.01178 0.01158 0.01221 0.01607 0.00542 0.00533 0.01731 0.00976 0.00869 0.00813 0.0077

100 2.839269092 1.52890171 1.075564575 0.830531074 0.680592709 0.579627502 0.50465832 0.444615888 0.398997057 0.362267189 0.332078256 0.306920813 0.285117695 0.267675201 0.251574437 0.235976822 0.224236681 0.214005987 0.207800485 0.197569791 0.194215465 0.204781591 0.26952008 0.09090223 0.089392783 0.2903169 0.1636911 0.145745457 0.136353345 0.129141544

h

f hx 50 (Hz)

Vcomp-h (V)

HFv (%)

THDv (%)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30

51.2451 102.4902 153.7353 204.9804 256.2255 307.4706 358.7157 409.9608 461.2059 512.451 563.6961 614.9412 666.1863 717.4314 768.6765 819.9216 871.1667 922.4118 973.6569 1024.902 1076.1471 1127.3922 1178.6373 1229.8824 1281.1275 1332.3726 1383.6177 1434.8628 1486.1079 1537.353

41.78304 0.81861 0.36906 0.23876 0.17686 0.14093 0.11828 0.10086 0.08951 0.07871 0.0718 0.06477 0.06056 0.0545 0.05106 0.0476 0.04443 0.04255 0.03946 0.03902 0.03652 0.03539 0.03388 0.03174 0.03108 0.02878 0.0286 0.02604 0.02608 0.02454

100 1.959192055 0.883277043 0.571428024 0.423281791 0.337289963 0.283081365 0.241389808 0.214225676 0.188377868 0.171840058 0.155015049 0.144939191 0.130435698 0.122202693 0.113921821 0.106335011 0.101835577 0.094440232 0.093387173 0.087403884 0.084699438 0.081085531 0.075963836 0.074384248 0.068879622 0.068448825 0.062321937 0.06241767 0.058731964

2.405286127

31

1588.5981

0.02427

0.058085769

Tabel L.36. Harmonik I Saat Beban Berat Pada D = 1

THDi (%)

3.912346475

- 99 -

h

f

h x 50 (Hz)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

51.29005 102.58009 153.87014 205.16019 256.45024 307.74028 359.03033 410.32038 461.61043 512.90047 564.19052 615.48057 666.77061 718.06066 769.35071 820.64076 871.9308 923.22085 974.5109 1025.80095 1077.09099 1128.38104 1179.67109 1230.96113 1282.25118 1333.54123 1384.83128 1436.12132 1487.41137 1538.70142 1589.99147

Ih (A)

HFi (%)

6.25506 0.18512 0.10084 0.07089 0.05521 0.04521 0.03843 0.03342 0.02971 0.02649 0.02408 0.02198 0.02023 0.01884 0.01753 0.01647 0.01552 0.01454 0.0137 0.01323 0.01252 0.01199 0.01145 0.01092 0.01045 0.01017 0.00972 0.00949 0.00912 0.00867 0.00843

100 2.959523969 1.612134816 1.133322462 0.88264541 0.722774841 0.614382596 0.534287441 0.47497546 0.423497137 0.38496833 0.35139551 0.323418161 0.301196152 0.280253107 0.263306827 0.248119123 0.232451807 0.219022679 0.211508763 0.200157952 0.191684812 0.183051801 0.174578661 0.167064744 0.162588368 0.155394193 0.15171717 0.145801959 0.138607783 0.134770889

THDi (%)

4.086089317



 Oleh :

Luqmanul Hakim Effendi (NIM : 232.03.013)

Pembimbing :

Ir. Syafri Martinius, MSc (NIP : 130528352)

!

" %& '

# $ ())*

# 1

Pendahuluan

2

Mengapa Kompensasi Terkendali ? Kebutuhan kapasitor bank yang kapasitansinya belum tentu sesuai dengan yang tersedia di pasaran. Kondisi beban listrik yang selalu berfluktuasi sehingga kebutuhan derajat kompensasi yang tidak selalu sama. Saat daya beban kecil, jatuh tegangan saluran (IXsal) tidak terlalu besar. Pada kondisi inilah dibutuhkan reaktansi kapasitif (XC) yang kecil untuk mengompensasi saluran, atau bisa jadi tidak perlu dikompensasi. Saat daya beban besar, jatuh tegangan saluran akan naik. Di saat itulah dibutuhkan reaktansi kapasitif yang lebih besar untuk mengurangi jatuh tegangan saluran. Masalah peletakan kapasitor seri yang paling optimal di saluran. Jika kompensasi seri bisa dikendalikan, maka letak kapasitor seri cukup ditengah saluran untuk menghindari akibat sampingan seperti yang diungkapkan Tagare [15] dan Gönen [3]. 3

Solusi Konvensional Dengan merangkai beberapa kapasitor, bisa secara seri maupun paralel atau kombinasi keduanya, sehingga dapat memenuhi spesifikasi kapasitor yang dibutuhkan walaupun spesifikasi yang dimaksud tidak ada di pasaran. Misalkan kapasitor yang dibutuhkan adalah C1 = 120 µF, memiliki kemampuan kerja (nominal) pada 90 A / 400 V, dan mampu mensuplai daya reaktif 120 KVAR. Sedangkan yang tersedia di pasaran adalah C2 = 40 µF / 15 A / 400 V / 40 KVAR. Maka rangkaian kapasitor bank –nya menjadi seperti yang ditampilkan gambar berikut : - Kendala fluktuasi beban tidak teratasi (fixed compensation). - Bisa dikombinasikan dengan reaktor shunt & saklar mekanis, tapi kurang responsif. - Cara ini tidak mengatur arus/tegangan kapasitor. 4

Prinsip Umum Kompensasi Terkendali Yaitu dengan persamaan dasar kapasitor : t

harga sesaat :

1 v c (t ) = i c (t ) dt C0

1 harga efektif/kondisi mantap : Vc = jX c I c = T

T

{vc (t )}2 dt

0

5

1. Kelebihan kompensasi seri dibandingkan kompensasi shunt : meningkatkan kemampuan penyaluran daya aktif saluran. 2. Kebutuhan akan metode kompensasi seri terkendali yang lebih sederhana dan unggul daripada metode sebelumnya.

TCSC [5,6,10] (di Arizona & Oregon)

- XC bisa variabel

- butuh rangk komutasi paksa - ada harmonik arus orde rendah - butuh rangk sinkronisasi - respon lebih lambat - kendali sudut fasa (sudut tunda) - ada zona resonansi

- XC bisa variabel

GTOCSC [6,8,11] (usulan)

- respon lebih cepat drpd TCSC - tanpa komutasi paksa - ada harmonik arus orde rendah - butuh rangk sinkronisasi - drivernya rumit krn butuh arus negatif yang besar - kendali sudut fasa (sudut tunda) 6

PWMCSC oleh Chu & Pollock [2] (usulan)

PWMCSC Lopes et al [9]

- XC bisa variabel - respon lebih cepat krn frek pensaklaran tinggi - tanpa rangk sinkronisasi - tanpa komutasi paksa - rangk rumit krn butuh 12 saklar daya untuk sistem 3-fasa - harmonik arus orde rendah hilang

- prinsipnya sama dgn PWMCSC-nya Chu & Pollock - Rangk jauh lebih sederhana (hanya butuh 4 saklar daya utk sistem 3-fasa)

7

Tujuan Penelitian a) Melakukan studi/analisa terhadap PWMCSC yang diusulkan Lopes et al [9]. b) Mensimulasikannya dan melakukan percobaan dilaboratorium. c) Menganalisa harmonik yang dibangkitkan.

8

Batasan Penelitian 1) Analisa dilakukan pada kondisi mantap, sumber sinusoidal, STTL 3-fasa 3-kawat, dan beban linier. 2) Masing-masing fasa dalam kondisi setimbang, baik impedansi beban maupun impedansi STTL. 3) Praktik laboratorium hanya dilakukan untuk sistem 1-fasa dengan kendali open-loop. 4) Masalah desain kapasitor yang tepat, sistem proteksi kapasitor saat terjadi gangguan, dan masalah resonansi sub-sinkron sudah di luar cakupan penelitian ini.

9

Kontribusi Penelitian 1. Mensimulasikan hasil rancangan menggunakan PSIM. 2. Mempraktikkan hasil rancangan di laboratorium untuk sistem 1-fasa dengan kendali open-loop. 3. Menganalisa harmonik PWMCSC menggunakan Origin. 4. Menampilkan rangkaian pembangkit sinyal PWM. 5. Menampilkan rangkaian kendali open-loop dan driver.

10

Metodologi Penelitian 1. Melakukan studi literatur tentang setiap perkembangan metode kompensasi seri terkendali. 2. Studi PWMCSC dan landasan teorinya. 3. Menentukan parameter STTL, kapasitansi kapasitor bank, dan nilai impedansi beban linier. 4. Simulasi PWMCSC 1-fasa & 3-fasa menggunakan PSIM. 5. Merancang rangkaian pembangkit PWM, kendali open-loop, & driver. 6. Percobaan PWMCSC 1-fasa dilaboratorium. 7. Analisa harmonik PWMCSC 1-fasa menggunakan Origin. 8. Analisa hasil, mengambil kesimpulan, penulisan laporan (tesis).

11

Landasan Teori Teori Singkat Saluran Transmisi Tenaga Listrik Teori Singkat Hantaran Daya Listrik Teori Singkat Kompensasi Seri & Perbandingan dengan Kompensasi Shunt Teori Singkat PWM 12

Teori Singkat STTL Saluran pendek : - < 80 km - besaran shunt diabaikan

Saluran menengah : - 80-250 km - nominal T atau phi - parameter terpusat

∆X

Saluran panjang : - > 250 km - ekivalen T atau phi - parameter terdistribusi

∆X

∆X ∆X

∆X

∆X

13

Teori Singkat Hantaran Daya Listrik

(Diagram Satu Garis STTL)

Qt = -Qk

VkVt sinδ = Pmakssinδ P= Xsal Vk Vt cos δ − Vt Qt = X sal

2

2Pmaks

Pmaks

P

0°

90°

180°

14

Teori Singkat Kompensasi Seri

(STTL Dikompensasi Seri)

(Diagram Fasornya)

Sebelum Kompensasi :

∆V = Vk − Vt = ( I )( X sal )

Vk = Vt + j ( I )( X sal )

VkVt P= sin δ X sal

Setelah Kompensasi :

∆V ' = Vk − Vt' = I ( X sal − X C )

Vk =Vt' + j(I)(

' V V k t P' = sin δ ' X sal − X C Xsal − XC

)

15

Perbandingan Dengan Kompensasi Shunt Reaktor Shunt :

VkVt P= sin δ Z C sin θ Kompensasi Shunt :

naik

turun

Kapasitor Shunt : ZC sinθ ≈ (ZC )(θ ) =

(

)

L lω LC = ωLl = X sal C

V k Vt sin δ P= Z C sin θ

naik

turun

Kompensasi Seri : menurunkan ZC dan , sehingga P pasti naik. 16

Teori Singkat PWM MPWM (UPWM) :

Single PWM :

Sinusoidal PWM :

17

PWMCSC (Pulse Width Modulation Controlled Series Compensation)

18

PWMCSC 3-Fasa

PWMCSC 1-Fasa

19

Profil PWMCSC

20

Persamaan Matematika Kondisi Mantap Arus STTL dianggap sinusoidal :

i (t ) = I sin (ωt )

(III.2)

Pengaruh kendali PWM dinyatakan oleh fungsi pensaklaran f(t). Sinyal penyulutan tersebut merupakan deretan pulsa berfrekuensi tetap (fsw) dengan duty cycle (D) yang variabel.

f (t ) = D +

∞ n=1

(

Dn cos nk f ωt

)

(III.3)

Arus yang melalui kapasitor (iC) dapat dirumuskan sebagai hasil kali dari arus STTL dan fungsi pensaklaran PWM f(t) : I ∞ ic (t ) = f t i t = DI sin ωt + Dn sin nk f +1 ωt + sin nk f −1 ωt (III.4) 2 n=1

( )( )

Tegangan di kapasitor :

{ [(

) ]

vc (t ) ≈ − X c DI cos(ωt )

(III.5)

( )

[(

) ]}

Secara analogi, tegangan yang diinjeksikan ke STTL (vinj) dapat dihasilkan dari vC dan f(t) :

X I vinj (t ) ≈ − X c D I cos(ωt ) − c 2 2

∞ n=1

{ [(

) ]

[(

) ]}

DDn cos nk f + 1 ωt + cos nk f − 1 ωt

(III.6)

Harga reaktansi yang dilihat oleh STTL saat frekuensi nominal (yang muncul di sisi primer trafo) :

Xcomp= −XCeq+ XLT

(III.7)

Xcomp= −D2 Xc + XLT

XCeq = D2 Xc (III.9)

(III.8)

21

Simulasi 1-Fasa (dengan bantuan software PSIM)

Asumsi : sumber sinusoidal, kondisi mantap, beban linier, dan setimbang.

22

Rangkaian Simulasi 1-Fasa

23

Data STTL & PWMCSC Tegangan kirim

Vk = (100 ∠0°) V ; fmains = 50 Hz

Induktansi total STTL per fasa

L = 29 mH/fasa Xsal = 9,1106 /fasa

Kapasitor bank per fasa

C = 500 µF/fasa XC = 6,3694 /fasa ; Smax = 70%

Frekuensi PWM

fsw = 1250 Hz

Saklar daya 2-arah (Sutama & S4)

MOSFET

Trafo gandeng per fasa (50V ; 5A)

Rasio belitan = 1: 1 Tahanan primer Rp = 0,402 Tahanan sekunder Rs=0,402 Induktansi primer Lp=0,2722 mH Induktansi sekunder Ls=0,2722 mH Induktansi pemagnetan Lm = 0,3938 H Tahanan rugi inti RC = 198,011

kf = 1250/50 = 25.

24

Data Beban Linier Beban impedansi ringan (selanjutnya disebut beban ringan) Beban impedansi sedang (selanjutnya disebut beban sedang) Beban impedansi berat (selanjutnya disebut beban berat)

Z1 = Rmurni = 19,5

Z2 = (19,5

Z3 = (19,5

= (19,5 ∠ 0°)

Berarti daya beban besar ( I1 besar)

+ j 5 mH) = (19,6 ∠ 4,6°)

Berarti daya beban menengah ( I2 menengah)

+ j 22 mH) = (21 ∠ 19,5°)

Berarti daya beban kecil (I3 kecil)

Z1 < Z2 < Z3 P1 > P2 > P3 I1 > I2 > I3 25

Kurva Hasil Simulasi -1 Fasa (saat beban berat/daya beban kecil) D = 0,2

D=0

D = 0,8

D = 0,6

D=1

26

Tabel Hasil Simulasi 1-Fasa Saat Beban Ringan (Daya Beban Besar) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal) x100 (%)

V ={(Vk Vt)/Vk }x100 (%)

Pk (W)

Pt (W)

Cos øk Sisi Kirim

Cos øt Sisi Terima

0

79,7511

4,48042

0,0453376

0,14156

3,68179

0,32027

3,515

20,25

390,251

374,233

0,906

0,987

0,2

80,2322

4,50072

6,92103

2,0165

4,61498

3,432

37,67

19,77

393,845

377,625

0,91

0,986

0,4

81,6954

4,55988

12,4856

2,90715

8,24173

4,294

47,132

18,3

404,487

387,683

0,922

0,986

0,6

84,1797

4,65235

18,6299

3,67097

14,2476

5,075

55,7

15,82

421,43

403,659

0,939

0,985

0,8

87,6601

4,76306

25,4638

4,40447

22,3288

5,781

63,45

12,34

442,319

423,262

0,96

0,985

1

91,8991

4,85911

32,8741

5,11859

32,2972

6,4225

70,5

8,1

461,296

440,769

0,98

0,985

Tabel Hasil Simulasi 1-Fasa Saat Beban Sedang (Daya Beban Menengah) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal) x100 (%)

V ={(Vk Vt)/Vk }x100 (%)

Pk (W)

Pt (W)

Cos øk Sisi Kirim

Cos øt Sisi Terima

0

85,0135

4,34522

4,4797e-2

0,13728

3,57085

0,326

3,578

14,98

367,062

352

0,880

0,984

0,2

85,4401

4,36703

6,78246

1,95659

4,50165

3,466

38,043

14,56

370,8

355,536

0,884

0,984

0,4

86,7022

4,43143

12,1781

2,82530

8,04671

4,31

47,30

13,29

382,014

366,153

0,897

0,984

0,6

88,7338

4,53509

18,187

3,57854

13,9231

5,082

55,781

11,27

400,429

383,552

0,917

0,983

0,8

91,3144

4,66697

24,9638

4,31576

21,9021

5,78

63,442

8,68

424,598

406,311

0,943

0,983

1

93,8947

4,79952

32,4732

5,05602

31,9036

6,422

70,48

6,105

450,004

429,942

0,969

0,983

Tabel Hasil Simulasi 1-Fasa Saat Beban Berat (Daya Beban Kecil) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal) x100 (%)

V ={(Vk Vt)/Vk }x100 (%)

Pk (W)

Pt (W)

Cos øk Sisi Kirim

Cos øt Sisi Terima

0

87,3681

3,85425

4,2917e-2

0,12175

3,167

0,3525

3,87

12,63

288,93

277,084

0,785

0,935

0,2

87,764

3,87725

6,28236

1,73720

4,08204

3,616

39,7

12,23

292,42

280,398

0,79

0,935

0,4

88,9176

3,94692

11,0295

2,51664

7,29460

4,383

48,11

11,08

308,938

290,590

0,804

0,935

0,6

90,7208

4,06537

16,4262

3,20831

12,6001

5,12

56,2

9,28

321,851

308,305

0,827

0,934

0,8

92,8797

4,23305

22,7237

3,91513

19,9579

5,804

63,71

7,12

349,319

334,291

0,861

27 0,933

1

94,7526

4,44232

30,0997

4,68057

29,5719

6,43

70,6

5,25

385,5

368,231

0,902

0,934

Percobaan 1-Fasa

28

Rangkaian Percobaan 1-Fasa

29

Data Saklar Daya

$ )* . # )* /

% +,

•

( & -

! "# " $ % &' "#

" #

" # $

#

%

30

Rangkaian Kendali Open-Loop

31

Kurva Pembangkitan Sinyal PWM Vcarr

Vref

Vcarr keluaran XR2206 Vref keluaran pembagi tegangan DC (Skala : 5 V/div ; 1 ms/div ; Probe x1)

ON

OFF ON

Sinyal PWM keluaran driver (D = 0,5) Diukur di MOSFET pada kaki G-S (Skala : 5 V/div ; 0,5 ms/div ; Probe x1)

OFF

32

Kurva Hasil Percobaan Saat Beban Berat (Daya Beban Ringan) D

Tegangan Kapasitor (VC)

Tegangan Sisi Primer Trafo Gandeng (Vcomp)

0

Skala : 5 mV/div ; 5 ms/div ; Probe x1

Skala : 1 V/div ; 10 ms/div ; Probe x10

0,2

Skala : 1 V/div ; 5 ms/div ; Probe x10

Skala : 0,2 V/div ; 2 ms/div ; Probe x10 33

0,6

Skala : 1 V/div ; 5 ms/div ; Probe x10

Skala : 0,5 V/div ; 5 ms/div ; Probe x10

Skala : 2 V/div ; 5 ms/div ; Probe x10

Skala : 1 V/div ; 2 ms/div ; Probe x10

Skala : 5 V/div ; 5 ms/div ; Probe x10

34 Skala : 5 V/div ; 5 ms/div ; Probe x10

0,8

1

Tabel Hasil Percobaan 1-Fasa Saat Beban Ringan (Daya Beban Besar) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal) x100 (%)

V ={(Vk Vt)/Vk }x100 (%)

Pk (W)

Cos øk Sisi Kirim

Cos øt Sisi Terima

0

79,71

4,48

0,05

0,25

3,24

0,2

3,515

20,29

375,13

0,91

0,98

0,2

80,32

4,56

7,12

2,53

4,52

2,814

37,67

19,68

377,86

0,91

0,98

0,4

81,52

4,61

12,52

2,95

7,98

4,244

47,132

18,48

389,54

0,93

0,98

0,6

85,11

4,70

18,67

4,10

14,51

4,553

55,7

14,89

415,72

0,94

0,98

0,8

88,09

4,82

25,86

4,90

20,88

5,277

63,45

11,91

425,16

0,95

0,98

1

92,01

4,93

33,13

5,5

32,59

6,023

70,5

7,99

448,25

0,98

0,98

Tabel Hasil Percobaan 1-Fasa Saat Beban Sedang (Daya Beban Menengah) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal) x100 (%)

V ={(Vk Vt)/Vk }x100 (%)

Pk (W)

Cos øk Sisi Kirim

Cos øt Sisi Terima

0

86

4,45

0,05

0,2

3,57

0,25

2,744

14

355

0,88

0,97

0,2

86,21

4,49

7,08

2,42

4,42

2,925

32,105

13,79

355,61

0,88

0,97

0,4

87,85

4,54

12,61

2,89

8,2

4,363

47,889

12,15

360,82

0,89

0,97

0,6

88,72

4,59

18,88

3,66

15,23

5,158

56,615

11,28

380,42

0,90

0,97

0,8

91,67

4,67

25,03

4,84

21,89

5,171

56,758

8,33

406,27

0,95

0,97

1

94,33

4,82

32,5

6,01

32,55

5,407

59,348

5,67

430,18

0,97

0,97

Tabel Hasil Percobaan 1-Fasa Saat Beban Berat (Daya Beban Kecil) D (saklar utama)

Vt (V)

I (A)

VC (V)

IC (A)

Vcomp (V)

XC = (VC /IC) ( )

S=(XC /Xsal) x100 (%)

V ={(Vk Vt)/Vk }x100 (%)

Pk (W)

Cos øk Sisi Kirim

Cos øt Sisi Terima

0

87,52

3,89

1,43e-3

0,18

2,86

7,944e-3

0,087

12,48

276,81

0,78

0,93

0,2

87,81

3,91

10

2,25

4,86

4,444

48,778

12,19

282,43

0,79

0,93

0,4

89,35

3,99

13,42

2,53

7,36

5,304

58,218

10,65

290,77

0,81

0,93

0,6

91,42

4,26

15,71

3,36

10,71

4,675

51,313

8,58

309,15

0,82

0,93

0,8

93,61

4,54

23,86

3,88

24,28

6,15

67,503

6,39

334,52

0,88

0,93

1

94,94

4,78

31,07

5,03

29,97

6,177

67,8

5,06

370,16

0,90

0,93

35

Profil PWMCSC 1-Fasa Saat Beban Ringan (Daya Beban Besar) Profil Teg Sisi Primer Trafo (Vcomp) Duty Cycle (D)

Percobaan

0

0,2

0,4

0,6

0,8

1

40 30 20 0 0

Percobaan

5 0 0

0,2

0,4

D

0,6

0,8

1

P (Watt)

V (%)

Simulasi

0,2 0,4 0,6 0,8 D

1

7 6 5 4 3 2 1 0

460 440 420 400 380 360 340 320

Simulasi Percobaan

0

0,2

0,4

0,6 D

0,8

1

Simulasi Percobaan

0

Profil Hantaran Daya Aktif (P)-Duty Cycle (D)

Profil Jatuh Tegangan ( V)-Duty Cycle (D)

15 10

Percobaan

10

D

25 20

Simulasi

X c (ohm)

Simulasi

Profil Reaktansi Kapasitif (Xc) - Duty Cycle (D)

0,2

0,4

D

0,6

0,8

1

Profil Faktor Daya Kirim (Cos øk) - Duty Cycle (D)

Cos øk

95 90 85 80 75 70

Vcomp (Volt)

Vt (Volt)

Profil Tegangan Terima (Vt) - Duty Cycle (D)

1 0,98 0,96 0,94 0,92 0,9 0,88 0,86

Simulasi Percobaan

0

0,2

0,4

D

0,6

0,8

1

36

Profil PWMCSC 1-Fasa Saat Beban Sedang (Daya Beban Menengah) Profil Teg Sisi Primer Trafo (Vcomp)-Duty Cycle (D)

Profil Tegangan Terima (Vt) - Duty Cycle (D)

40 Simulasi

90

Percobaan

85 80

8

30

Simulasi

20

Percobaan

10 0

0

0,2

0,4

D

0,6

0,8

1

6 4

0,2 0,4 0,6 0,8 D

1

0

Percobaan

5

Simulasi

300

Percobaan

200 100

0 0

0,2

0,4

D

0,6

0,8

1

C os øk

10

0,4

D

0,6

0,8

1

1

400 P (Watt)

Simulasi

0,2

Profil Faktor Daya Kirim (Cos øk)-Duty Cycle (D)

500

15

Percobaan

2

Profil Hantaran Daya Aktif (P)-Duty Cycle (D)

20

Simulasi

0

0

Profil Jatuh Tegangan ( V)-Duty Cycle (D)

Xc (Ohm)

95

Vcomp (Volt)

Vt (Volt)

100

V (%)

Profil Reaktansi Kapasitif (Xc) - Duty Cycle (D)

0,95

Simulasi

0,9

Percobaan

0,85 0,8

0 0

0,2

0,4 D 0,6

0,8

1

0

0,2

0,4

D

0,6

0,8

1

37

Profil PWMCSC 1-Fasa Saat Beban Berat (Daya Beban Kecil) Profil Teg Sisi Primer Trafo (Vcomp)-Duty Cycle (D)

Simulasi

90

Percobaan

85 80 0

0,2 0,4 0,6 0,8 D

1

35 30 25 20 15 10 5 0

Simulasi Percobaan

0 0

0,2

0,4

0,6 D

0,8

1

P (Watt)

Percobaan

5

4

Percobaan

0 0,2

0,4

D

0,6

0,8

0

1

400 Simulasi

Simulasi

Profil Hantaran Daya Aktif (P) - Duty Cycle (D)

15 10

6

2

0

Profil Jatuh Tegangan ( V) - Duty Cycle (D)

V (%)

8

0,2

0,4

D

0,6

0,8

1

Profil Faktor Daya Kirim (Cos øk) - Duty Cycle (D) 0,95

300 Simulasi

200

Percobaan

100

0,9 0,85

Simulasi

Cos øk

95

Vcomp (Volt)

Vt (Volt)

100

Profil Reaktansi Kapasitif (Xc) - Duty Cycle (D)

Xc (O h m )

Profil Tegangan Terima (Vt) - Duty Cycle (D)

Percobaan

0,8 0,75 0,7

0 0

0,2

0,4

D

0,6

0,8

1

0

0,2

0,4

0,6

0,8

1

D

38

Simulasi 3-Fasa (dengan bantuan software PSIM) Asumsi : sumber sinusoidal, kondisi mantap, beban linier, dan setimbang.

39

Rangkaian Simulasi 3-Fasa

Berdasarkan Persamaan (II.16) jumlah pulsa per ½ perioda (10 ms) : (1250) / (2 x 50) = 12,5 pulsa. 40

Kurva Hasil Simulasi 3 - Fasa (saat beban berat/daya beban ringan)

D=0

D = 0,6

D = 0,2

D = 0,8

D = 0,4

D=1

41

Hasil Simulasi 3-Fasa Saat Beban Ringan (Daya Beban Besar) D

VtRS

I

(sakl ar uta ma)

(VL-L)

(A)

0

VC

IC

Vcomp

(V)

(A)

(V)

XC = (VC / IC) ( )

S=(XC / Xsal)x100 (%)

V (%)

R

S

T

R

S

T

R

S

T

R

S

T

R

S

T

R

S

T

RS

79,66

2,59

2,59

2,59

0,0252

0,0183

0,0199

0,081

0,082

0,081

2,13

2,13

2,13

0,31

0,22

0,24

3,40

2,45

2,68

20,34

0,2

80,13

2,6

2,6

2,6

3,644

3,416

3,391

1,16

1,16

1,16

2,57

2,50

2,5

3,13

2,94

2,92

34,4

32,13

32

19,87

0,4

81,62

2,63

2,63

2,63

6,757

6,767

6,756

1,68

1,68

1,68

4,48

4,5

4,48

4,01

4,04

4,03

44,22

44,3

44,2

18,38

0,6

84,16

2,7

2,7

2,7

10,459

10,459

10,459

2,12

2,12

2,12

7,99

7,99

7,99

4,93

4,93

4,93

54,15

54,15

54,2

15,83

0,8

87,73

2,76

2,76

2,76

14,499

14,499

14,499

2,55

2,55

2,55

12,7

12,7

12,7

5,7

5,7

5,7

62,5

62,5

62,5

12,26

1

92,12

2,81

2,81

2,81

18,855

18,855

18,855

2,96

2,96

2,96

18,5

18,5

18,5

6,36

6,36

6,36

69,8

69,8

69,8

7,88

Hasil Simulasi 3-Fasa Saat Beban Sedang (Daya Beban Menengah) D (sak lar uta ma)

VtRS

I

VC

IC

Vcomp

XC = (VC / IC)

S=(XC / Xsal)x100

V

(VL-L)

(A)

(V)

(A)

(V)

( )

(%)

(%)

0

R

S

T

R

S

T

R

S

T

R

S

T

R

S

T

R

S

T

RS

84,97

2,51

2,51

2,51

0,0228

0,0183

0,0175

0,08

0,08

0,08

2,06

2,06

2,06

0,29

0,23

0,22

3,15

2,535

2,41

15,03

0,2

85,39

2,52

2,52

2,52

3,514

3,307

3,298

1,13

1,13

1,13

2,49

2,43

2,42

3,11

2,93

2,92

34,16

32,15

32,1

14,61

0,4

86,69

2,56

2,56

2,56

6,565

6,576

6,562

1,63

1,63

1,63

4,37

4,37

4,36

4,03

4,03

4,03

44,20

44,28

44,2

13,31

0,6

88,79

2,62

2,62

2,62

10,194

10,194

10,194

2,07

2,07

2,07

7,8

7,8

7,8

4,93

4,93

4,93

54,16

54,16

54,2

11,21

0,8

91,47

2,7

2,7

2,7

14,205

14,205

14,205

2,5

2,5

2,5

12,4

12,4

12,4

5,7

5,7

5,7

62,51

62,51

62,5

8,535

1

94,19

2,78

2,78

2,78

18,621

18,621

18,621

2,93

2,93

2,93

18,3

18,3

18,3

6,36

6,36

6,36

69,84

69,84

69,9

5,813

Hasil Simulasi 3-Fasa Saat Beban Berat (Daya Beban Kecil) D (sak lar uta ma)

VtRS

I

VC

IC

Vcomp

XC = (VC / IC)

S=(XC / Xsal)x100

V

(VL-L)

(A)

(V)

(A)

(V)

( )

(%)

(%)

0

R

S

T

R

S

T

R

S

T

R

S

T

R

S

T

R

S

T

RS

87,35

2,22

2,22

2,22

0,021

0,0161

0,016

0,070

0,070

0,070

1,83

1,83

1,83

0,3

0,23

0,23

3,281

2,513

2,54

12,65

0,2

87,73

2,24

2,24

2,24

3,192

2,955

2,932

1,001

1,001

1,001

2,23

2,16

2,15

3,19

2,95

2,93

34,99

32,40

32,1

12,27

0,4

88,93

2,28

2,28

2,28

5,84

5,851

5,842

1,451

1,45

1,451

3,89

3,89

3,89

4,02

4,03

4,03

44,17

44,29

44,2

11,07

0,6

90,79

2,35

2,35

2,35

9,131

9,131

9,131

1,851

1,851

1,851

6,99

6,99

6,99

4,93

4,93

4,93

54,14

54,14

54,1

9,20

0,8

93,05

2,45

2,45

2,45

12,874

12,874

12,874

2,26

2,26

2,26

11,3

11,3

11,3

5,7

5,7

5,7

62,52

62,52

62,5 2

6,95

1

95,06

2,57

2,57

2,57

17,221

17,221

17,221

2,706

2,706

2,706

16,9

16,9

16,9

6,36

6,36

6,364

69,85

69,85

69,9

4,94

42

Analisa Harmonik PWMCSC (dengan bantuan software Origin)

43

Spektrum Harmonik Vcomp HFv Saat D = 0,6

100 90 80 70 60 50 40 30 20 10 0

HFv (%)

HFv (%)

HFv Saat D = 0

1

3

5

7

9

11

13 15 17 19 Harmonik Ke-

Beban Ringan

Beban Sedang

21

23

25

27

29

100 90 80 70 60 50 40 30 20 10 0 1

31

3

5

7

9

Beban Ringan

Beban Berat

HFv (%)

HFv (%) 5

7

9

11

13 15 17 19 Harmonik Ke-

Beban Ringan

Beban Sedang

21

23

25

27

29

31

1

3

5

7

9

7

9

11

13

15

17

HFv (%)

21

23

25

27

29

31

Beban Sedang

27

29

31

27

29

31

Beban Berat

13

15

17

19

21

23

25

Beban Sedang

Beban Berat

HFv Saat D = 1

19

21

23

25

Beban Sedang

27

29

31

100 90 80 70 60 50 40 30 20 10 0 1

Harmonik KeBeban Ringan

19

Harmonik Ke-

HFv (%) 5

11

Beban Ringan

HFv Saat D = 0,4

3

17

100 90 80 70 60 50 40 30 20 10 0

Beban Berat

100 90 80 70 60 50 40 30 20 10 0 1

15

HFv Saat D = 0,8

100 90 80 70 60 50 40 30 20 10 0 3

13

Harmonik Ke-

HFv Saat D = 0,2

1

11

Beban Berat

3

5

7

9

11

Beban Ringan

13 15 17 19 Harmonik KeBeban Sedang

21

23

25

Beban Berat

44

Spektrum Harmonik I HFi Saat D = 0,6

100 90 80 70 60 50 40 30 20 10 0

HFi (%)

HFi (%)

HFi Saat D = 0

1

3

5

7

9

11

13 15 17 19 Harmonik KeBeban Ringan Beban Sedang

21

23

25

27

29

100 90 80 70 60 50 40 30 20 10 0 1

31

3

5

7

13 15 17 19 Harmonik KeBeban Ringan Beban Sedang

Beban Berat

9

11

21

23

25

27

29

31

27

29

31

27

29

31

Beban Berat

HFi Saat D = 0,8 100 90 80 70 60 50 40 30 20 10 0

HFi (%)

HFi (%)

HFi Saat D = 0,2

1

3

5

7

9

11

13 15 17 19 21 23 25 27 Harmonik KeBeban Ringan Beban Sedang Beban Berat

29

100 90 80 70 60 50 40 30 20 10 0 1

31

3

5

7

9

13 15 17 19 Harmonik KeBeban Ringan Beban Sedang

1

3

5

7

9

11

Beban Ringan

13

15

17

21

23

25

Beban Berat

HFi Saat D = 1

100 90 80 70 60 50 40 30 20 10 0

HFi (%)

HFi (%)

HFi Saat D = 0,4

11

19

Harmonik KeBeban Sedang

21

23

25

Beban Berat

27

29

31

100 90 80 70 60 50 40 30 20 10 0 1

3

5

7

9

11

Beban Ringan

13 15 17 19 Harmonik KeBeban Sedang

21

23

25

Beban Berat

45

KURVA THD THDv Terhadap D

100

Beban Ringan

60

Beban Sedang Beban Berat

40 20 0 0

0.2

0.4

0.6

0.8

1

D

THDi Terhadap D

THDi (%)

THDv (%)

80

10 9 8 7 6 5 4 3 2 1 0

Beban Ringan Beban Sedang Beban Berat

0

0.2

0.4

0.6

0.8

1

D

46

Kesimpulan & Saran

47

KESIMPULAN : Dalam tesis ini telah dibahas pemanfaatan teknik PWM pada kompensasi seri terkendali. Topologi yang ditampilkan memiliki kelebihan dibandingkan metode kompensasi seri terkendali sebelumnya. Pembahasan secara teoritis, analisa kurva, dan beberapa hasil simulasi & percobaan telah ditampilkan. Saat daya beban kecil, saklar utama cukup disulut oleh deretan pulsa PWM dengan D = 0,6 artinya XC 4-5 akan masuk ke STTL. Saat daya beban menengah, D minimal ditala sebesar 0,8 yang sebanding dengan XC 5-6 . Sedangkan saat daya beban besar, D harus ditala pada harga 1 (XC > 6 ). Berarti, PWMCSC harus berada pada tingkat kemampuan maksimalnya untuk menjaga agar V tidak merosot melampaui batas toleransi (10 %). Harmonik yang dibangkitkan PWMCSC adalah harmonik orde tinggi yang tidak berpengaruh besar terhadap kualitas sistem tenaga listrik. 48

SARAN : a. Simulasikan pada jaringan sistem tenaga listrik yang terinterkoneksi. b. Gunakan sistem kendali closed-loop. c. Kapasitansi kapasitor bank 3-fasa yang terangkai delta akan 3x kali lebih kecil daripada terangkai wye.

49

………..Terima Kasih………..

Luqmanul Hakim Effendi NIM : 232.03.013

50

KEDIP TEGANGAN

- Jatuh teg sesaat (0,1-0,9 nominal) - Maks selama 1 menit - Krn gangguan / starting beban besar. Solusi : DSTATCOM (Distribution Static Compensator) : kompensasi paralel DVR (Dynamic Voltage Restorer) : kompensasi seri UPQC (Unified Power Quality Compensator) : kompensasi seri-paralel 51

RANGKAIAN AC

52

RANGKAIAN DC

53

54

ZONA RESONANSI TCSC

55

TCSC 230 kV DI KAYENTA, ARIZONA

56

TCSC 500 kV DI SLATT, OREGON

57

DATA SAKLAR DAYA (2003 AKHIR)

58

TAPIS HARMONIK

59

SIN GENERATOR

60

61

62

63