Circuitos Combinacionales Capitulo Iv Circuitos Logicos

  • June 2020
  • PDF

This document was uploaded by user and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this DMCA report form. Report DMCA


Overview

Download & View Circuitos Combinacionales Capitulo Iv Circuitos Logicos as PDF for free.

More details

  • Words: 3,413
  • Pages: 21
CAPITULO IV CIRCUITO COMBINACIONALES 4.1 TÉCNICAS BÁSICAS DE ANÁLISIS Y DISEÑO A medida que las computadoras son empleadas cada vez más por personas que no son especialistas en computación el rostro del desarrollo de sistemas de información adquiere una nueva magnitud. Los usuarios emprenden ya el desarrollo de algunos sistemas que ellos emplean. Estas situaciones están representadas por tres distintos enfoques al desarrollo de sistemas de información basados en computadora:

El diseño de un sistema de información produce los detalles que establecen la forma en la que el sistema cumplirá con los requerimientos identificados durante la fase de análisis. Los especialistas en sistemas se refieren, con frecuecia, a esta etapa como diseño lógico en contraste con la de desarrollo del software, a la que denominan diseño físico. Los analistas de sistemas comienzan el proceso de diseño identificando los reportes y demás salidas que debe producir el sistema. Luego determinar los datos específicos para cada reporte y salida. Es común que los diseñadores hagan unbosquejo del formato o pantalla que esperan que aparezca cuando el sistema esté terminado. Lo anterior se efectúa en papel o en la pantalla de una terminal utilizando para ello algunas de las herramientas disponibles para el desarrollo de sistemas. El diseño de un sistema también indica los datos de entrada, aquellos que serán calculados y los que deben ser almacenados. Asimismo, se escriben con todo detalle los procedimientos de cálculo y los datos individuales. Los diseñadores seleccionan las estructuras de archivo y los dispositivos de almacenamiento, tales como discos y cintas magnéticas o incluso archivos en papel. Los procedimientos que se escriben indican cómo procesar los datos y producir las salidas. Los documentos que contienen las especificaciones de diseño representan a éste de muchas maneras. La información detallada del diseño se proporciona al equipo de programación para comenzar la fase de desarrollo de software.

Los diseñadores son los responsables de contestar preguntas, aclarar dudas y manejar los problemas que enfrentan los programadores cuando utilizan las especificaciones de diseño. Desarrollo de Software:losprogramadores o Analistas programadores que trabajan en las grandes organizaciones pertenecen a un grupo permanente de profesionales y son los responsables de la programación y documentación de los programas en donde proporcionan una explicación de cómo y porqué ciertos procedimientos se codifican en determinada forma. La documentación es esencial para probar el programa y llevar a cabo el mantenimiento una vez que la aplicación se encuentra instalada. Prueba de sistemas:Durante la fase de prueba de sistemas, el sistema se emplea de manera experimental para asegurarse de que el software no tenga fallas, es decir que funciona de acuerdo con las especificaciones y en la forma en que los usuarios esperan que lo haga. Es preferible descubrir cualquier sorpresa antes de que la organización implante el sistema y dependa de él.En muchas organizaciones, las pruebas son conducidas por personas ajenas al grupo que escribió los programas originales; con esto se persigue asegurar, por una parte, que las pruebas sean completas e imparciales y, por otras, que el software sea más confiable. Implantación y evaluación:La implantación es el proceso de verificar e instalar nuevo equipo, entrenar a los usuarios, instalar la aplicación y construir todos los archivos de datos necesarios para utilizarla. dependiendo del tamaño de la organización que empleará la aplicación y el riesgo asociado con su uso, puede elegirse comenzar la operación del sistema sólo en un área de la empresa (prueba piloto). Algunas veces se deja que los dos sistemas (El viejo y el nuevo) trabajen en forma paralela con la finalidad de comparar los resultados. En otras circunstancias, el viejo sistema deja de utilizarse determinado día para comenzar a emplear el nuevo al diía siguiente. Cada estrategia de implantación tienen sus méritos de acuerdo con la situación que se considere dentro de la empresa. Sin importar cuál sea la estrategia utilizada, los encargados de desarrollar el sistema procuran que el uso inicial del sistema se encuentre libre de problemas. Una vez instaladas, las aplicaciones se emplean durante muchos años. Sin embargo las organizaciones y los usuarios cambian con el paso del tiempo, incluso el ambiente es diferente con el paso de las semanas y los meses. Por consiguiente, es indudable que debe darse mantenimiento a las aplicaciones; realizar cambios y modificaciones en el software, archivos o procedimientos. Para satisfacer las nuevas decesidades de los usuarios. Los sistemas de información deben mantenerse siempre al dia. En este sentido, la implantación es un proceso en constante evolución. La evolución de un sistema ocurre a lo largo de cualquiera de las siguientes dimensiones: Evaluación operacional Valoración de la forma en que funciona el sistema, incluyendo su facilidad de uso, tiempo de respuesta, lo adecuado de los formatos de información, confiabilidad global y nivel de utilización. Impacto Organizacional:Identificacion y medición de los beneficios para la organización en áreas tales como finanzas (costos, ingresos y ganancias), eficiencia

operacional e impacto competitivo. También se incluye el impacto sobre el flujo de información interno y externo. Opinión de los administradores Evaluación de las actitudes de directivos y administradores dentro de la organización así como de los usuarios finales. Desempeño del desarrollo La evaluacion del proceso de desarrollo de acuerdo con criterios tales como iempo y esfuerzo de desarrollo, concuerdan con presupuestos y estándares, y otros criterios de administración de proyectos. También se incluye la valoración de los métodos y herramientas utilizados en el desarrollo. Desafortunadamente la evaluación de sistemas no siempre recibe la atención que merece. Sin embargo, cuando se conduce en forma adecuada proporciona mucha información que puede ayudar a mejorar la efectividad de los esfuerzos de desarrollo de aplicaciones subsecuentes 4.2 ARITMÉTICA DIGITAL

Representación de números con signo en forma de signo-magnitud

Representación de números con signo en el sistema de complemento a2

4.3 CODIFICADORES Y DECODIFICADORES CODIFICADORES Son circuitos combinacionales con “m” variables de entrada y “n” variables de salidas, que hace corresponder el código de salida conformado por los “n” bits de salida a cada una de las entradas numeradas de la 0 (cero) a la m, los codificadores nos proporcionan un nuevo orden o un nuevo código, como resultado de la combinación de las variables de entrada. En el caso del codificador a binario natural se cumple que 2^N = m, donde m es el numero de entradas y N es el numero de salidas. Los codificadores pueden, también, proporcionar otras operaciones de conversión, tal como ocurre en las calculadoras de bolsillo con el teclado: El Keyboard (teclas, llaves) , convierte la posición de cada tecla (No. 9, No. 3, No. 5, +, %, etc.) En su correspondiente “Word” asignado previamente. Un ejemplo de lo anterior es el teclado codificador en ASCII (American Standard Code for Information Interchange), que genera el “Word” ó palabra de 7 bits, por cuando es activa la tecla del porcentaje (%), el circuito genera el código 0100101. Un codificador decimal-binario consiste en una red lógica combinacional con diez entradas (desde 0 hasta 9) y cuatro salidas binarias. La salida binaria puede representar los números que van del 0 hasta el 9 en este caso se habla de código BCD (Decimal Codificado en Binario). Puede observarse en la tabla 1, la tabla de la verdad de un codificador Decimal-BCD y en la figura 1.1 su símbolo lógico.

Si no es seguro que las entradas se activen una a la vez hace falta utilizar codificadores de prioridad, que normalmente consideran activa sólo la entrada de peso mayor.

En la figura 1.2 se haya ilustrado el esquema eléctrico de un codificador sin prioridad que funciona con lógica positiva (o sea con nivel alto) y que es capaz de realizar la función requerida.

Este codificador no presenta la entrada 0 porque generalmente, es el valor que se espera tener como condición inicial.

En la figura 1.3 se encuentra el esquema lógico interno del circuito integrado SN74LS147, que es un codificador decimal BCD de prioridad y que funciona con lógica negativa tanto en la entrada como en la salida (las líneas están activas cuando tienen un nivel bajo.)

4.3 DECODIFICADORES El decodificador es un circuito combinacional diseñado para convertir un número binario (entrada) en “Word” o palabra formada por unos y ceros con un orden distinto, para ejecutar un trabajo especial. En otras palabras, el Word que sale es diferente al Word que entró, aunque tenga la misma cantidad de bits. En la figura 1.4, se puede observar el circuito básico de un decodificador de 2 a 4, donde se cumple que la siguiente formula 2^N=m, donde m es el numero de entradas y N el numero de salidas.

Los decodificadores son usados en los microprocesadores para convertir instrucciones binarias en señales de tiempo, para controlar máquinas en procesos industriales e implementar circuitos lógicos avanzados. El decodificador convierte números binarios en sus equivalentes Octales (base 8), decimales (base 10) y Hexadecimales (base 16). En la figura 1.5 se representa en el esquema interno del circuito integrado 74LS42 y en la figura 1.6 la disposición de sus pines.

A las entradas se les deberá aplicar un código de tipo BCD que provoque la activación de la línea de salida correspondiente al número aplicado. A continuación se presenta la tabla de verdad de un codificador binario-decimal con salida de lógica negativa, constituido por el integrado 74LS42.

En Electrónica Digital es a menudo necesario pasar un número binario a otro formato, tal como el requerido para manejar motores paso a paso o para energizar los siete segmentos de los display hechos con diodos emisores de luz, en el orden adecuado para que se ilumine la figura de un número decimal. Para lograr tales fines se utiliza el codificador binario-decimal. Este dispositivo está constituido por una red lógica combinacional con cuatro líneas de entrada de tipo binario y diez líneas de salida de tipo decimal. Muchas veces los datos procesados por los equipos, hay que visualizarlos de forma numérica. Esto se resuelve usando dispositivos de visualización de siete segmentos (display o pantallas de presentación visual) que representen los números decimales del 0 hasta el 9. Algunos display representan todo el sistema de numeración hexadecimal, visualizando las letras desde la A hasta la F en lugar de los números desde el 10 hasta el 15. La visualización de números o de caracteres alfanuméricos se controla a través de etapas decodificadoras que suministran niveles de tensión de salida adecuados, o por medio de etapas decodificadoras de control (decoder/drive), las cuales se diferencian de las anteriores porque en el mismo circuito integrado también vienen la parte de potencia. Esta red lógica particular permite visualizar por medio de un display de 7 segmentos los números expresados en código BCD. Tiene 4 entradas, que corresponden a los cuatro bits del código BCD y 7 salidas, cada una de las cuales controla un segmento del display. En la figura 1.7 se presenta la disposición de los pines del 74LS47, mientras que en la figura 1.8 se reproduce el esquema eléctrico interior de dicho decodificador

Con el Terminal de entrada LT (Lamp Test) se efectúa la prueba del display, encendiéndose todos los segmentos al mismo tiempo, mientras que los terminales RB (Ripple Blanking o borrado) sirven para que los display queden apagados cuando haya que visualizar cantidades no significativas.

4.4 MULTIPLEXORES Y DEMULTIPLEXORES Un Multiplexor o “Selector de datos” es un circuito lógico que acepta varias entradas de datos y permite que sólo una de ellas pase a un tiempo a la salida. El enrutamiento de la entrada de datos hacia la salida está controlado por las entradas de selección (a las que se hace referencia a veces como las entradas de dirección). El multiplexor, también conocido como MUX, actúa como un conmutador multiposicional controlado digitalmente, donde el código digital aplicado a las entradas de selección controla cuáles entradas de datos serán conmutadas hacia la salida. Por ejemplo, la salida será igual a la entrada de datos, llamémosle D0, para el código de entrada de selección que sea cero (ABC=000 en el diagrama de abajo); la salida será igual D1 para cuando el código de selección sea uno y así sucesivamente. Establecido de otra manera, un multiplexor selecciona 1 de N fuentes de datos y transmite los datos seleccionados a un solo canal de salida. Esto se llama multiplexión o multiplexaje. Los multiplexores son representados en diagramas de bloques como trapezoides isósceles. A continuación en la siguiente figura se muestra el esquemático de un multiplexor de dos entradas y una salida con su respectivo bit de selección:

Multiplexor de dos entradas y una salida

Un ejemplo de multiplexores (aunque no digitales como los que vemos aquí) se ve en las líneas telefónicas. Éstas usan exactamente este principio. Transmiten varias llamadas telefónicas (señales de audio) a través de un único par cableado usando la técnica de “multiplexado” y cada señal de audio va únicamente al receptor al que está destinado. Una aplicación común para los MUX es encontrado en las computadoras, en las cuales la memoria dinámica usa las mismas líneas de dirección para el direccionamiento tanto de las filas como de las columnas. Un grupo de multiplexores es usado para primero seleccionar las direcciones de la columna y luego cambiar para seleccionar la de la fila. Este esquema permite que grandes cantidades de memoria sean incorporadas dentro de una computadora mientras se limita a la vez la cantidad de conexiones de cobre requeridas para conectar la memoria al resto del circuito. Por eso es que también se les conoce a veces como “selectores de datos”. Ya se vio el símbolo esquemático del multiplexor de 2 entradas y una salida pero los multiplexores no están limitados a 2 entradas. Si las líneas de selección son dos podemos alternar entre 4 datos de entrada, si son 3 entre 8 y así sucesivamente. A continuación se muestran en la siguiente figura los símbolos esquemáticos de los multiplexores de “4 a 1” (cuatro entradas y una salida), “8 a 1” (ocho entradas y una salida) y “16 a 1” (dieciséis entradas y una salida) con sus respectivas líneas de selección, respectivamente.

En todos los casos la salida es Z, las entradas de selección S y el resto es la entrada que será multiplexada. A veces pueden verse en forma rectangular asemejando el circuito integrado que representan pero en este caso siempre debe ir bien identificados para poder saber que es. Por ejemplo:

Se representa (como se ve indicado) un multiplexor a nivel MSI de 8 entradas (que implica las 3 líneas de selección) y una salida (F). Las entradas de selección, o sea, quienes indicarán cual de las entradas será reflejada en la salida, vienen dadas por el código binario representado por ABC. ABC son las “entradas de direccionamiento” o de dirección o de selección, como usted lo quiera llamar, ya que estas serán quienes indican el dato a acceder. Este mismo concepto es el usado en las memorias. Veamos ahora la implementación de multiplexores a nivel SSI. Para el caso de un multiplexor de 2 entradas y una salida (quien por supuesto requiere sólo una línea de selección) el circuito sería:

El uso del inversor dos veces NO es absolutamente necesario. Se observa que cuando la entrada de selección “A” tiene un valor cualquiera, una de las compuertas AND tendrá un UNO en una de sus entradas y la otra un CERO. La que tiene el CERO dejará pasar sólo el CERO pero el que tenga el valor de UNO dejará pasar la otra entrada de la AND intacta y será este valor quien se refleje a la salida. Pueden verificar este circuito a través de su tabla de la verdad. Veámosla a continuación:

Se ve aquí que cuando que cuando A=0, X=X0 y cuando A=1, X=X1. Esto representa la función booleana: X = AX1+A'X0 que es exactamente la implementación mostrada. Veamos como se ven las implementaciones de 4 a 1 y de 16 a 1:

Se ve que en el diseño de multiplexores de n entradas se requerirá siempre líneas de selección (que daría un número entero si n es potencia de 2). Claro que, aunque es lo normal, el multiplexor no necesariamente debe tener 2m líneas de entrada con m entero pero en todo caso se requerirán tantas líneas de selección que hagan suficientes combinaciones para direccionar todas las entradas. Por ejemplo, para multiplexar 3 ó 4 entradas se requieren 2 líneas de selección. Si se requiere multiplexar 5, 6, 7 ú 8, entonces se necesitan 3 líneas de selección y así sucesivamente. El Multiplexor es típicamente usado para combinar dos o más señales digitales en una sola línea pero no es la única forma. También puede conseguirse de otras características pero aquí mencionaré sólo un par de ejemplos de multiplexores: De dos entradas de 4 bits y una salida de 4 bits. Éste selecciona uno de los nibbles de entrada (internamente son 4 multiplexores de 2 a 1 en un solo encapsulado) y lo refleja en la salida. De dos entradas de 4 bits a una salida de dos bits que representan un bit direccionado en cada nibble reflejado a la salida (internamente son 2 multiplexores de 4 a 1). Algunas designaciones para multiplexores de la familia TTL son: 74153 que son dos multiplexores 4 a 2, 74157 que son cuatro MUX 2 a 1 y el 74151 que es un MUX 8 a 1. Por último los multiplexores quier pueden ser organizados en cascada para implementar multiplexores más grandes. Por ejemplo podemos usar multiplexores de 2 a 1 para implementar un multiplexor de 4 a 1 (o de 4 a 2 se darán cuenta de que es elemental) o incluso para implementar multiplexores de más entradas. 4.4 DEMULTIPLEXORES Es lo inverso a un multiplexor. Los demultiplexores o DEMUX tienen una entrada que es transferida a una de las m posibles líneas de salida. La línea m vendrá direccionada por los n bits de selección donde lo normal es que 2n=m. "Cada salida del demultiplexor corresponde con el término mínimo del número binario que se encuentra en las líneas de selección". Un uso popular del DEMUX es como decodificador y por eso suele usarse el término Demultiplexor/Decodificador indistintamente. Pero el propósito principal de un decodificador no es tanto transferir una entrada a una de las salidas sino llevar un valor binario (el de la entrada de selección) a una representación de una única línea a la salida. Esta función es de gran utilidad en la decodificación de la dirección en los microporcesadores por ejemplo cuando involucra la selección de uno de múltiples dispositivos (como por ejemplo la memoria). De hecho, la mayoría de los decodificadores son de lógica invertida (o negativa) debido a que la mayoría de los dispositivos periféricos de los microprocesadores son activados por una señal baja (como el pin E' que vimos en los multiplexores en cascada hace un par de párrafos). Los DEMUX también suelen incluir un bit de entrada de habilitación. Algunos DEMUX de la familia TTL son: el 74139 que son dos DEMUX de 1 a 4 con salidas

invertidas (lógica negada), el 74156 que son dos DEMUX de 1 a 4 con salida de colector abierto (Open Collector), el 74138 que es un DEMUX de 1 a 8 con salida invertida, el 74156 que es un DEMUX de 1 a 16 y el 74159 que es de 1 a 16 con salida a colector abierto. A continuación la implementación de demultiplexores a nivel SSI. Para el caso de un demultiplexor de 1 a 2 sería:

Se observa que el circuito tiene sólo una entrada (representada por IN), dos salidas (OUT1 y OUT0) y el bit de dirección (A). El proceso es justo el contrario del multiplexor. Para los casos de DEMUX de 1 a 4 y de 1 a 8 tenemos las siguientes implementaciones.

La selección de la salida específica es controlada por la combinación de bits de n líneas de selección o control.

El circuito es:

Si examinamos el circuito veremos que el circuito demultiplexor es idéntico a un decodificador de 2 a 4 líneas con entrada de habilitación: • Para el decodificador: las entradas de datos son C0 y C1, y la habilitación es la entrada E. • Para el demultiplexor: la entrada E provee los datos, mientras que las entradas C0 y C1 son las entradas de control o selección.

Aunque ambos circuitos tienen aplicaciones diferentes, sus diagramas lógicos son idénticos. Por esto, a los decodificadores con entrada de habilitación se les llama decodificador/demultiplexor. Las aplicaciones de los demultiplexores son: Conversor serie-paralelo Ejemplo :de demultiplexor: el 74154, de 16 salidas.

Related Documents