Cache

  • November 2019
  • PDF

This document was uploaded by user and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this DMCA report form. Report DMCA


Overview

Download & View Cache as PDF for free.

More details

  • Words: 480
  • Pages: 9
• BUS: es una estructura de interconexión para la comunicación selectiva entre dos o más módulos de un computador, a fin de poder transmitir información entre dos módulos por vez.

• Bus de direcciones: conducen de CPU a MP cada combinación de unos y ceros que indica donde localizar las instrucciones o datos en MP. Es unidireccional

• Bus de datos: en cada lectura de MP conducen de ésta hacia CPU tanto datos a operar como instrucciones y en una escritura conducen desde la CPU hacia MP datos resultantes. Son bidireccionales.

• Bus

de

Control:

Son unidireccionales individuales para que la CPU dé órdenes - cómo leer o escribir MP y para que ella reciba señales como la que origina la MP para indicar lectura efectivizada.

La Memoria Principal: RAM + ROM • RAM: acceso lectura volatil. tipos:

Memoria de • ROM: Memoria de aleatorio de sólo lectura, son no y escritura, es volatiles. Existen Existen varios varios tipos:

– DRAM – SRAM – VRAM

– EPROM – EEPROM – FlashROM

CLASE

TIPOS

Características de re-escritura

Volatilidad

Memorias de lectura y escritura

DRAM SRAM VRAM

Cada byte direccionado puede ser re-escrito en igual tiempo que se tarda su lectura, cuantas veces se necesite.

Son Volátiles

Memorias para ser mayormente leída Memoria para ser solo leídas

EPROM EEPROM Flash ROM PROM ROM

Reprogramar No son Escritura lenta Volátiles comparada con la lectura No se puede reescribir

Memoria Caché • La memoria Caché o “antememoria” de un procesador es una pequeña memoria rápida SRAM, ubicada entre la UCP y la memoria principal DRAM, que sirve para simular una memoria principal con un tiempo semejante al de la SRAM.

Memoria Caché • Este tiempo no debe superar el lapso que media entre un pulso de reloj y el siguiente, a fin de que la CPU no se quede “esperando” más de un pulso de reloj • Cada pulso extra de espera en cada lectura o escritura, implica una pérdida de performance de la CPU

Memoria Caché • Resulta que la memoria caché es un buffer inteligente del cual la CPU toma información conforme a su velocidad de procesamiento (determinada en principio por los MHz de su reloj), siendo que dicha información pasa de la Memoria Principal DRAM al caché a la velocidad que esta puede ser leida

Memoria Caché • SRAM: Static RAM memoria hasta cuatro veces más rápida que una DRAM. • DRAM: dinámica RAM requieren constantemente ser recargados por circulación de corriente. • Para acceder a una DRAM repetidamente se debe esperar un tiempo estipulado entre acceso y acceso (para re-escribir los bits leidos)

Jerarquía de Memorias • • • • • • • • • •

Registros de la CPU Primer nivel de caché SRAM Segundo nivel de cache SRAM Memoria Principal DRAM Caché de disco DRAM Disco rígido magnético Disco magnético Optico reescribible Discos ópticos CD Disquetes Cintas magnética

Related Documents

Cache
May 2020 12
Cache
November 2019 21
Cache
May 2020 20
Cache
November 2019 30
Cache
July 2020 18
Cache An3544
November 2019 22