Xilinx Spartan 3 Ug

  • June 2020
  • PDF

This document was uploaded by user and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this DMCA report form. Report DMCA


Overview

Download & View Xilinx Spartan 3 Ug as PDF for free.

More details

  • Words: 1,483
  • Pages: 11
Xilinx Spartan-3 Starter Kit User Guide UG (v0.9) Jun 21, 2008

Revision history 21/06/08

www.friendlykit.com

Version 0.9

Revision Initial release

1

Nội dung Mô tả các components và các chức năng điều khiển của Xilinx Spartan-3 Starter Kit Bảng hướng dẫn bao gồm các chương sau: Chương 1, “Giới thiệu” Chương 2, “Nút nhấn và các LED” Chương 3, “LCD Display” Chương 4, “RS-232 Serial Port” Chương 5, “Nguồn xung clock và reset” Chương 6, “JTAG programming và Platform Flash” Chương 7, “Nguồn điện” Chương 8, “Expansion Connector”

www.friendlykit.com

2

Chương 1 Giới Thiệu Xilinx Spartan-3 Starter Kit được phát triển với mục đích phục vụ cho việc học tập và nghiên cứu trên lĩnh vực lập trình FPGA.

Các đặc điểm chính của XILINX SPARTAN-3 STARTER KIT Hình 1-1 trình bày các đặc điểm chính của Xilinx Spartan-3 Starter Kit, bao gồm: • Xilinx Spartan-3 XC3S200 FPGA 200,000 cổng bên trong một package 144 TQ (XC3S200TQ144) • 4,320 logic cell • 12x18K-bit block RAMs (216K bits) • 12x(18x18) hardware multipliers • 4 Digital Clock Managers (DCMs) • 97 port I/O dành cho người sử dụng •

1Mbit Xilinx XCF01S Platform Flash, In-system Programmable configuration PROM 1.2V 5V

2.5V POWER

JTAG Header 3.3V

Reset Expansion Header #1

Power On Reset

EEPROM (93LC86C) (option)

Clock (50MHz)

XC3S200-4TQ144C

Expansion Header #2

LCD (2x16)

RS-232 Port 1 Platform Flash (XCF01S)

RS232 Tx/Rx RS-232 Port 2

Figure 1-1: Xilinx Spartan-3 Starter Kit Block Diagram

www.friendlykit.com

3



9-pin RS-232 Serial Port • DB9 9-pin female connector (DCE connector) • RS-232 transceiver/level translator (Sipex SP3232ECA) • Cổng RS-232 thứ 2 có thể dùng được với connector được thiết kế sẵn trên board

• • • • • • • • •

5 phím nhấn 5 LED chỉ thị LCD 2x16 50MHz crystal oscillator clock source 2x36 pin connector dành cho người sử dụng JTAG port Power-on reset circuit AC power adaptor 100~240VAC-50/60 Hz, 5VDC-2.5A On board 3.3V, 2.5V, và 1.2V regulator

Vị trí các component Hình 1-2 trình bày vị trí các component tại mặt trên của Kit COM2 RS-232 Tx/Rx

OSC

36 pin Connector

50MHz

COM1 JTAG PROM User LED RESET

FPGA

LCD 2x16

User BTN

POWER JACK

2.5V 3.3V

1.2V

EEPROM Power-on Reset 36 pin Connector

Hình 1-2 Vị trí các component tại mặt trên của Kit

www.friendlykit.com

4

Chương 2 Nút nhấn và các LED Push Buttons Xilinx Spartan-3 Starter Kit có 5 nút nhấn (SW1-SW4 và RESET). Các nút nhấn này nối đến các IO port của FPGA như được trình bày trong bảng 2-1 Push Button FPGA Pin

RESET SW4 SW3 SW2 68 70 69 41 [Bảng 2-1] Sơ đồ kết nối nút nhấn và FPGA IO port

SW1 40

Khi nhấn một nút, một mức logic ‘low’ được phát ra trên chân của FPGA tương ứng. Lưu ý: Bạn phải sử dụng internal pull-up resistor cho các IO port nối tới các nút nhấn khi lập trình

LEDs Có 5 SMD-LED trên KIT (4 user LED và 1 POWER-ON LED). Bảng 2-2 trình bày kết nối giữa FPGA và các LED. LED FPGA Pin

LED4 (D4) LED3 (D3) LED2 (D2) LED1 (D1) 63 60 59 51 [Bảng 2-2] Sơ đồ kết nối các LED và FPGA IO port

Để điều khiển LED sáng, cầi lái chân tương ứng của FPGA xuống mức logic ‘low’

www.friendlykit.com

5

Chương 3 LCD Display Xilinx Spartan-3 Starter Kit sử dụng một LCD 2x16 để hiển thị. Tham khảo datasheet của LCD để có thể điều khiển LCD một cách chích xác. LCD có thể điều khiển ở chế độ 4-bit hoặc 8-bit data. LCD sử dụng nguồn cung cấp 5V-DC, mức điện áp ở các ngõ ra theo chuẩn TTL. Vì vậy, không có vấn đề nào đối với tín hiệu output từ FPGA đến LCD, dữ liệu được đọc về FPGA ngang qua các điện trở nhằm hạn chế mức logic cao 5V đặt trực tiếp vào các IO port của FPGA. Sơ đồ kết nối giữa LCD display và FPGA được trình bày trong bảng 3.1 LCD FPGA pin RS (Register Select) 141 R/W (Read/Write) 140 E (Enable) 137 DB0(Data bit 0) 135 DB1(Data bit 1) 132 DB2(Data bit 2) 131 DB3(Data bit 3) 130 DB4(Data bit 4) 129 DB5(Data bit5) 123 DB6(Data bit 6) 122 DB7(Data bit 7) 119 [Bảng 3.1] Sơ đồ kết nối giữa LCD và FPGA

www.friendlykit.com

6

Chương 4 RS-232 serial port Xilinx Spartan-3 Starter Kit có 2 RS-232 serial port. Một được nối đến DB-9 female connector (J4), và một nối đến 3-pin connector-CON3 (J5). Hardware flow control không được hỗ trợ trên DB9 connector. Các tín hiệu DCD, DTR và DSR được nối chung với nhau. Tương tự RTS và CTS cũng được nối chung. Sơ đồ kết nối giữa FPGA và Sipex SP3232ECA được trình bày trong bảng 4-1 Signal FPGA Pin RXD_1 44 TXD_1 46 RXD_2 50 TXD_2 47 Bảng 4-1: Sơ đồ kết nối giữa Sipex SP3232ECA và Spartan-3 FPGA DB9 SP3232ECA 2(Tx) 14(DOUT1) 3(Rx) 13(RIN1) Bảng 4-2: Sơ đồ kết nối giữa Sipex SP3232ECA và DB9 CON3 SP3232ECA 1(Rx) 8(RIN2) 2(Tx) 7(DOUT2) Bảng 4-3: Sơ đồ kết nối giữa Sipex SP3232ECA và CON3

www.friendlykit.com

7

Chương 5 Nguồn xung clock và reset Xilinx Spartan-3 Starter Kit có một nguồn dao động 50MHz riêng biệt. Oscillator Source FPGA Pin 50MHz (X1) 55 Bảng 5-1: Nguồn dao động xung clock Pin Signal 1 NC(or OE) 2 GND 3 OUT 4 VCC Bảng 5-2: Sơ đồ chân bộ dao động tạo xung clock Xilinx Spartan-3 Starter Kit có một mạch thực hiện chức năng Power-on reset, mạch được liên kết với nút nhấn “RESET”. Tín hiệu “RST#” sẽ tự động active (mức logic “low”) khi nguồn điện được cung cấp (tín hiệu này chỉ active trong một thời gian ngắn, nó sẽ trở về trạng thái bình thường (mức logic “high”) khi nguồn điện ổn định). Tín hiệu “RST#” cũng sẽ active khi nút RESET được nhấn TLC7733ID FPGA Pin 5 68 Bảng 5-3: Reset signal

www.friendlykit.com

8

Chương 6 JTAG Programming và Platform Flash Xilinx Spartan-3 Starter Kit bao gồm một JTAG programming cable. Cả hai Spartan-3 FPGA và Platform Flash (PROM) là một phần của JTAG chain. Sơ đồ kết nối như sau:

TDI

TDI

TCK

TDO

TDIO

PROM

TMS

TDI

TDO

FPGA

JTAG Header

TDO

Hình 6.1 Sơ đồ kết nối JTAG PROM pin Signal FPGA Pin 1 DIN 65 3 CCLK 72 10 DONE 71 8 INIT 58 7 PROG 143 Bảng 4-1: Sơ đồ kết nối giữa PROM và Spartan-3 FPGA Trong thời gian lập trình, dữ liệu cấu hình từ máy tính sẽ được lưu vào trong PROM (Platform Flash). Khi việc lập trình hoàn tất, dữ liệu cấu hình sẽ được tự động load vào bên trong FPGA và chương trình sẽ được thực thi. Khi nguồn điện bị mất, dữ liệu cấu hình bên trong FPGA sẽ bị mất, dữ liệu này sẽ được tự động download từ PROM vào FPGA khi mạch dược cấp điện trở lại.

www.friendlykit.com

9

Chương 7 Nguồn điện Adaptor Bộ biến đổi điện từ 100~240V-AC, 50/60Hz đến 5V-DC/2.5A được cung cấp cùng với Xilinx Spartan-3 Starter Kit. Khi Kit được cấp điện, Power-LED (D5) sẽ sáng

Mạch ổn áp Có nhiều điện áp được cung cấp cho Xilinx Spartan-3 Starter Kit. Tóm tắt như sau: Điện áp +5V DC +3.3V DC +2.5V DC +1.2V DC

www.friendlykit.com

Mục đích Cấp điện cho LCD và các mạch ổn áp Cấp điện cho đường nguồn Vcco của FPGA và nhiều component trên Kit Cấp điện cho đường nguồn VccAUX của FPGA Cấp điện cho đường nguồn VccINT của FPGA

10

Chương 8 Expansion Connector Bao gồm các IO port được nối trực tiếp từ FPGA. Các tín hiện này dành cho người sử dụng mở rộng và phát triển. FPGA pin Connector J2 FPGA pin P1 1 2 P2 P4 3 4 P5 P6 5 6 P7 P8 7 8 P10 P11 9 10 P12 P13 11 12 P14 P15 13 14 P17 P18 15 16 P20 P21 17 18 P23 P24 19 20 P25 P26 21 22 P27 P28 23 24 P30 P31 25 26 P32 P33 27 28 P35 P36 29 30 P52 P53 31 32 P56 P57 33 34 3.3V GND 35 36 GND Bảng 8-1 Sơ đồ chân connector mở rộng J2 FPGA pin Connector J3 FPGA pin P128 1 2 P127 P125 3 4 P124 P108 5 6 P107 P105 7 8 P104 P103 9 10 P102 P100 11 12 P99 P98 13 14 P97 P96 15 16 P95 P93 17 18 P92 P90 19 20 P89 P87 21 22 P86 P85 23 24 P84 P83 25 26 P82 P80 27 28 P79 P78 29 30 P77 P76 31 32 P74 P73 33 34 3.3V GND 35 36 GND Bảng 8-2 Sơ đồ chân Connector mở rộng J3

www.friendlykit.com

11

Related Documents

Xilinx Spartan 3 Ug
June 2020 4
Spartan
November 2019 8
Ug-3
November 2019 3
Tutorial Xilinx
October 2019 6