Structure 1

STRUCTURE DES ORDINATEURS Année académique 2009-2010

21 sept. 2009

1

PLAN 1. 2.

3. 4. 5. 6. 7. 8. 9.

21 sept. 2009

Introduction : notions L’unité centrale de traitement, blocs fonctionnels, adressage et interruptions Protection contre les erreurs Le PC et ses composants Carte-mère Processeur Mémoire RAM Entrées - Sorties Stockage

2

1. INTRODUCTIO N

21 sept. 2009

3

L’informatique : définition 

21 sept. 2009

« …science du traitement rationnel, notamment à l’aide de machines automatiques, de l’information considérée comme le support des connaissances et des communications… »

4

Système informatique

Commandes

Mémoire vive Instructions & données

Entrées

Sorties Unité de calculs

Mémoire morte

Mémoire auxiliaire Fichiers 21 sept. 2009

5

…

Système informatique 

21 sept. 2009

« …ensemble des moyens logiciels [software] et matériels [hardware] nécessaires pour satisfaire les besoins informatiques des utilisateurs… »

6

Valeurs et acteurs de référence 

21 sept. 2009

« …la grande majorité des valeurs utilisées en informatique sont des puissances de 2 pour tout ce qui touche aux mesures de capacité et des puissances de 10 pour ce qui se rapporte aux mesure de temps... »

7

…



Valeurs et acteurs de référence

Unités de mesure de capacité 1K (Kilo) = 103  1M (Méga) = 106  1G (Giga) = 109  1T (Tera) = 1012 1.099.511.627.776 



≈ ≈ ≈ ≈

210 220 230 240

= = = =

1.024 1.048.576 1.073.741.824

Unités de mesure de temps 1 ms (milliseconde) = 10-3 = 0,001 s  1 µs (microseconde) = 10-6 = 0,000 001 s  1 ns (nanoseconde) = 10-9 =0,000 000 001 s 

21 sept. 2009

8

1. L’unité centrale de traitement

Et blocs fonctionnels associés

21 sept. 2009

9

Les blocs fonctionnels Unité centrale de traitement

Unité de commande

UAL

Unité d’échange

21 sept. 2009

Mémoire centrale Instructions

Données

Périphériques

10

L’unité centrale de traitement  



En anglais, Central Processing Unit. Rôle : interprétation et exécution des instructions des programmes. Se compose de deux unités fonctionnelles : L’unité arithmétique et logique (UAL)  L’unité de commande 



21 sept. 2009

C’est l’ensemble unité centrale de traitement + mémoire qui est appelé unité centrale.

11

L’unité arithmétique et logique 

Unité chargée de réaliser… 

Les opérations arithmétiques 



Les traitements logiques 

21 sept. 2009

Addition, soustraction, incrémentation Remise à zéro, complémentation logique, décalage, opérations logiques (AND, OR, NOT, XOR)

12

L’unité de commande 

 

Rôle : gérer le bon déroulement des programmes. Reçoit et exécute les instructions. Elle dispose de registres particuliers : 

21 sept. 2009

Le compteur ordinal (CO), le registre d’instruction (RI), le décodeur, le séquenceur, l’horloge.

13

Les registres de l’unité de commande 

Compteur ordinal (CO) 



Le registre d’instruction (RI) 



Il détermine quelle opération doit être effectuée.

Le séquenceur 



Il reçoit l’instruction à traiter.

Le décodeur de code opération 



Contient l’adresse en mémoire de la prochaine instruction à traiter.

Il génère les signaux de commande.

L’horloge 

Elle synchronise toutes les actions de l’unité centrale.

21 sept. 2009

14

Autres registres 

L’accumulateur (ACC)  



Registre d’état (PSW) 

21 sept. 2009

Registre de l’Unité Arithmétique et Logique. Dans la plupart des opérations arithmétiques et logiques, ce registre contient un des opérandes avant l’exécution et le résultat après. Il contient différents bits appelés flags indiquant l’état d’une condition particulière du CPU (dépassement de capacité de l’ACC, résultat égal à zéro, indicateur d’interruption, etc). 15

Le séquenceur 

21 sept. 2009

Automate générant les signaux de commande nécessaires pour actionner et contrôler les unités participant à l’exécution d’une instruction donnée.

16

La mémoire centrale 





21 sept. 2009

Ensemble de « cases » ou cellules dans lesquelles on peut ranger des informations (instructions et données) qui auront toutes la même taille, le mot mémoire. La taille d’un mot mémoire dépend du type de machine. Chaque cellule est identifiée par une adresse (généralement, un nombre hexadécimal).

17

L’unité d’échange 

21 sept. 2009

Rôle : gère les transferts des informations entre l’unité centrale de traitement et l’environnement du système informatique (périphériques).

18

Les périphériques 



Ils peuvent être classés selon leur capacité à émettre et / ou à recevoir des informations. Réception uniquement : 



Émission uniquement : 



Clavier, souris

Réception et émission : 

21 sept. 2009

Écran

Mémoires auxiliaires, mémoires de masse

19

Les instructions 





Un programme est un ensemble d’instructions. Pour être traitées, instructions et données sont stockées en mémoire centrale. Une instruction est une opération élémentaire d’un langage de programmation. Let C = A + B (BASIC)  Compute C = A + B (COBOL) 

21 sept. 2009

20

Constitution d’une instruction 

Les instructions présentent deux types d’informations : Ce qu’il faut faire comme action (addition, saisie d’information, affichage, etc).  Avec quelles données réaliser cette action. 

COMPUTE C = A + B

21 sept. 2009

21

L’instruction « dans la machine »  Les instructions sont représentées sous 



forme d’éléments binaires, 0 ou 1. **La transformation d’une instruction d’un langage évolué en une série binaire se réalise grâce à un programme spécial appelé compilateur ou interpréteur selon le mode de traduction mis en œuvre. La transformation d’une instruction d’un langage non évolué en une série binaire se réalise par le biais d’un programme spécial appelé assembleur.

21 sept. 2009

22

Les données « dans la machine » Les données sont représentées sous la forme de nombres binaires par le biais de tables de codage (ASCII, UNICODE, EBCDIC, DCB, virgule flottante, entier binaire, etc). 

21 sept. 2009

23

Composition d’une instruction élémentaire Zone opération Ce qu’il faut faire

Zone opération

Zone Données Avec quoi le faire

Zone Adresse

La Zone Données est remplacée par une Zone Adresse car les données sont rangées dans les cellules de la mémoire centrale où elles sont repérables par le biais de leur adresse.

21 sept. 2009

24

La Zone Opération 





21 sept. 2009

Cette zone permet à la machine de savoir quelle opération elle doit réaliser. L’ensemble des instructions est appelé jeu d’instructions. Une Zone Opération de 8 bits autorisera théoriquement 256 instructions différentes. 25

La Zone Adresse 



21 sept. 2009

La plupart du temps, cette zone ne contient pas la donnée à traiter mais son adresse en mémoire centrale. Certaines instructions, sur certains systèmes, fonctionnent avec deux Zones Adresse.

26

Schéma simplifié de l’unité de commande Microcommandes

Registre d’état

Séquenceur

Code Opération

21 sept. 2009

+1

Compteur ordinal

Zone Adresse

Instruction

27

Tâches de l’unité centrale de traitement 







 21 sept. 2009

Acquérir et décoder les instructions d’un programme, les unes après les autres. Faire exécuter par l’UAL les opérations arithmétiques et logiques commandées par l’instruction. Gérer les adresses des instructions du programme grâce au compteur ordinal CO). Mémoriser l’état interne de la machine (Indicateurs tels le registre d’état (PSW)) Fournir les signaux de commande et de contrôle aux divers éléments du système. 28

Les bus 



**Liaisons électriques permettant aux composants de l’unité centrale de traitement et aux composants externes de communiquer et de transférer des informations binaires. Bus principaux : Bus  Bus  Bus 

21 sept. 2009

de données. d’adresses. de commandes. 29

Le bus de données Le bus de données, data bus, transfère les informations (instructions ou données) entre les composants du système.  Selon le nombre de « fils » composant le bus, on pourra véhiculer 8, 16, 32 ou 64 bits simultanément (en parallèle). Ce nombre de « fils » est appelé largeur de bus.  Le bus de données est bidirectionnel. 

21 sept. 2009

30

Le bus d’adresses Le bus d’adresses, address bus, véhicule des adresses : adresse de l’instruction à charger dans le registre d’instruction ou adresse de la donnée à traiter.  La largeur du bus d’adresses détermine la taille de la mémoire qui sera adressable par le microprocesseur.  Les adresses ne circulent que dans le sens unité centrale de traitement  mémoire centrale. C’est un bus unidirectionnel. 

21 sept. 2009

31

Le bus de commandes 

21 sept. 2009

Le bus de commandes, control bus, permet la circulation des microcommandes, générées par le séquenceur, entre les divers composants du système.

32

Fonctionnement de l’unité centrale 

Pour chaque instruction d’un programme, on peut distinguer : Une phase de recherche de l’instruction  Une phase de traitement de l’instruction 

21 sept. 2009

33

Schéma de fonctionnement simplifié Unité centrale de traitement Compteur ordinal

ICO

Mémoire centrale Registre adr. mémoire

Accumulateur LCO

CCO Bus d’adresses Bus de commandes PSR

Registre d’état

CRA

Séquenceur Horloge

CAD

Décodeur

LEC

ECR

U.A.L. Registre mot Code opér. CEB

CEA

Zone adr.

Registre Instruction

EDA Bus de données 21 sept. 2009

LMM

EMM

CRI

34

LCO

Liste des microcommandes Lecture Compteur Ordinal

(Compteur Ordinal)  Bus Adresses

CCO

Chargement Compteur Ordinal

(Bus d’Adresses)  Compteur Ordinal

PSR

Pointage Sur Registre

(Bus d’Adresses)  Registre Adresse Mémoire

LEC

Lecture

(Mémoire)  Registre Mot

ECR

Écriture en mémoire

(Registre Mot)  Mémoire

LMM

Lecture Mot Mémoire

(Registre Mot)  Bus de données

EMM

Écriture Mot Mémoire

(Bus de données)  Registre Mot

CAD

Chargement Adresse

(Registre d’Instruction Adresse)  Bus d’adresses

CRA

Chargement Registre Accumulateur

(UAL sortie)  Accumulateur

CRI

Chargement Registre Instruction

(Bus de données)  Registre d’Instruction

CEB

Chargement Entrée B

(Accumulateur)  Entrée B de l’UAL

CEA

Chargement Entrée A

(Bus de données)  Entrée A de l’UAL

EDA

Envoi de Donnée Accumulateur

(Accumulateur)  Bus de données

ICO

Incrémentation Compteur Ordinal

(Compteur Ordinal) + 1

NOP

No Operation

La donnée passe de l’entrée A à la sortie sans opération

ADD, SUB, ET, OU…

Opération arithmétique / logique

21 sept. 2009

35

Recherche de l’instruction Le programme à exécuter est chargé en mémoire centrale où il occupe un certain nombre de cellules mémoire.  Le compteur ordinal est chargé avec l’adresse de la première instruction à exécuter.  Le séquenceur, dans la phase de recherche (fetch), va générer les microcommandes destinées à placer l’instruction dans le registre d’instruction. 

21 sept. 2009

36

Microcommandes du fetch LCO (Compteur Ordinal)  Bus d’adresses  PSR (Bus d’Adresses)  Registre Adresse Mémoire  LEC (Mémoire)  Registre Mot  LMM (Registre Mot)  Bus de Données  CRI (Bus de Données)  Registre Instruction  ICO (Compteur Ordinal ) + 1 

21 sept. 2009

37

Traitement de l’instruction 

21 sept. 2009

L’instruction, une fois chargée dans le registre d’instruction, va être soumise au décodeur qui, associé au séquenceur va devoir analyser la zone opération et générer la série de microcommandes appropriées.

38

Exemple de programme écrit dans un langage d’assemblage Soit à réaliser l’addition de deux nombres tels 



que 8h et 4h, nombres stockés en mémoire aux adresses F800h et F810h. Le résultat de l’addition devra être rangé dans la cellule mémoire F820h. Trois opérations nécessaires :  



21 sept. 2009

Charger la première données (8h) située en mémoire à l’adresse F800h dans le registre accumulateur (A). Faire l’addition du contenu de A (8h) avec la deuxième donnée (4h) située en mémoire à l’adresse F810h, le résultat étant remis dans A. Ranger ce résultat (Ch) en mémoire à l’adresse F820h.

39



Exemple de programme écrit dans un langage d’assemblage

Le programme en langage d’assemblage LD A,(F800h)  ADD A,(F810h)  LD (F820h),A 



Les instructions (codées) en mémoire : 3A F8 00  C6 F8 10  32 F8 20 

21 sept. 2009

40

Exemple de programme écrit dans un langage d’assemblage  Les instructions sont arbitrairement stockées en FB00h, FB01h et FB02h.

21 sept. 2009

08

F800h

04

F810h

3A F8 00 C6 F8 10 32 F8 20

FB00h FB01h FB02h

41



Exemple de programme écrit dans un langage d’assemblage Première instruction 

Recherche      



Exécution       

21 sept. 2009

LCO : FB00h (compteur ordinal)  bus d’adresses PSR : FB00h (bus adresses)  registre adresse LEC : 3AF800 (FB00h)  registre mot LMM : 3AF800 (registre mot)  bus de données CRI : 3AF800 (bus de données)  registre instruction ICO : FB00h (compteur ordinal)  FB01h CAD : F800 (registre instruction)  bus adresses PSR : F800 (bus adresses)  registre adresses LEC : 8h (F800h)  registre mot LMM : 8h (registre mot)  bus de données CEA : 8h (bus de données)  UAL, entrée B NOP : 8h (UAL, entrée B)  UAL, sortie CRA : 8h (UAL, sortie)  accumulateur

42



Exemple de programme écrit dans un langage d’assemblage Deuxième instruction 

Recherche      



Exécution        

21 sept. 2009

LCO : FB01h (compteur ordinal)  bus adresses PSR : FB01h (bus adresses)  registre adresses LEC : C6F810 (FB01h)  registre mot LMM : C6F810 (registre mot)  bus de données CRI : C6F810 (bus de données)  registre instruction ICO : FB01h (compteur ordinal)  FB02h CAD : F810 (registre instruction)  bus adresses PSR : F810 (bus adresses)  registre adresses LEC : 4h (F810h)  registre mot LMM : 4h (registre mot)  bus de données CEA : 8h (accumulateur)  UAL, entrée A CEB : 4h (bus de données)  UAL, entrée B ADD : 8h + 4h  UAL, sortie CRA : Ch (UAL, sortie)  accumulateur

43



Exemple de programme écrit dans un langage d’assemblage Troisième instruction 

Recherche      



Exécution     

21 sept. 2009

LCO : FB02h (compteur ordinal)  bus adresses PSR : FB02h (bus adresses)  registre adresses LEC : 32F820 (FB02h)  registre mot LMM : 32F820 (registre mot)  bus de données CRI : 32F820 (bus de données)  registre instruction ICO : FB02h (compteur ordinal)  FB03h CAD : F820 (registre instruction)  bus adresses PSR : F820 (bus adresses)  registre adresses EDA : Ch (accumulateur)  bus de données EMM : Ch (bus de données)  registre mot ECR : Ch (registre mot)  mémoire (adresse F820h)

44

Structure : adressage et interruptions

21 sept. 2009

45

Rappel 

Instructions et données 



Mémoire centrale 



Stockées en mémoire lors de l’exécution des programmes Constituée de cellules permettant de ranger un mot mémoire

Le bus d’adresses 

21 sept. 2009

Véhicule les adresses des instructions et / ou des données à traiter (à trouver en mémoire centrale) 46

Dans la pratique… Une instruction n’est généralement pas contenue sur un seul mot mémoire  Les adresses qui circulent sur le bus d’adresses ne sont pas toujours les adresses réelles (ou physiques) des informations dans la mémoire  Diverses techniques pour retrouver l’adresse physique de l’information en mémoire : les modes d’adressage 

21 sept. 2009

47

Les modes d’adressage       

21 sept. 2009

Adressage Adressage Adressage Adressage Adressage Adressage Adressage

immédiat absolu implicite relatif indexé indirect symbolique 48

Adressage immédiat 

La partie adresse de l’instruction contient l’opérande 

ADD A, 1Bh L’opérande est 1Bh  L’instruction additionne la valeur 1Bh au contenu de l’accumulateur  Code machine généré sur un processeur Z80  C6 1B 

21 sept. 2009

49

Adressage absolu 

Le code opération est suivi de l’adresse réelle physique de l’opérande 

LD (F805h), A L’adresse réelle est F805h  L’instruction range le contenu de l’accumulateur dans la cellule mémoire dont l’adresse physique réelle est F805h  Code machine généré sur un processeur Z80  32 05 F8 

21 sept. 2009

50

Adressage implicite 

L’instruction concernée ne contient pas explicitement l’adresse de l’opérande. A la place, la zone opérande désigne un registre. 

LD A,C L’opérande concerné est le registre C  L’instruction charge dans l’accumulateur le contenu du registre C  Code machine généré par un processeur Z80  79 

21 sept. 2009

51

Adressage relatif 

L’adresse de l’information est située par rapport à une adresse de référence (souvent le CO) en indiquant un déplacement (offset) 

JR NC,025h Le déplacement vaut 025h  L’instruction va provoquer le déplacement du CO de 37 emplacements « en avant » si la condition No Carry (pas de retenue) est réalisée  Code machine généré par un processeur 52 Z80  30 25 

21 sept. 2009

Adressage indexé 

La zone d’adresse contient un déplacement par rapport à un registre d’index 

ADD A, (IX+4h) Le déplacement vaut 4h  L’instruction ajoute à l’accumulateur la donnée située à l’adresse mémoire dont la valeur vaut le contenu du registre d’index + 4h  Code généré par un processeur Z80  DD 86 04 

21 sept. 2009

53

Adressage indirect 

L’adressage indirect permet d’accéder à un mot mémoire dans lequel on trouvera l’adresse effective de l’information 

ADD A,(HL) L’adresse de l’information se trouve dans le registre HL  L’instruction ajoute à l’accumulateur le contenu de la cellule mémoire dont l’adresse est stockée dans le registre HL  Code généré par un processeur Z80  86 

21 sept. 2009

54

Adressage symbolique 

Ce mode d’adressage permet au programmeur d’affecter à chaque zone un nom symbolique (étiquette ou labels)de son choix 

JP NC, ETIQ1 ETIQ1 est un nom symbolique se situant à un endroit précis du programme  L’instruction provoquera un branchement conditionnel (No Carry) à la cellule mémoire référencée par l’étiquette ETIQ1 

21 sept. 2009

55

Adressage du 8086  

8086 : processeur Intel Registres du 8086   

  

21 sept. 2009

Registres Registres Registres

généraux d’index spécialisés

20 broches d’adresses, soit 1 Mo d’espace mémoire Bus de données de 16 bits Mémoire centrale considérée comme une succession de paragraphes de 16 octets et pas comme une succession linéaire d’octets  1 seul registre de 16 bits nécessaire pour gérer l’adressage des informations… en coordination avec les registres d’adressage 56

Les interruptions Objectif : arrêter l’exécution d’un programme et demander au processeur de traiter une tâche particulière considérée comme plus urgente ; ensuite, le programme doit être repris en l’état où il avait été laissé  Tâches particulières : coupures d’alimentation, alarmes, périphériques prêts à émettre / recevoir des données 

21 sept. 2009

57

Types d’interruptions 

Externes et matérielles 



Externes et logicielles 



L’interruption peut être ignorée par l’unité centrale

Non masquable 

21 sept. 2009

Provoquée par le processeur (lors de certains événements exceptionnels [division par zéro par exemple])

Masquable 



Provoquée par un programme

Interne (exception) 



Provoquée par un périphérique

L’interruption doit absolument être traitée

58

Structure des ordinateurs Protection contre les erreurs

21 sept. 2009

59

Introduction 



21 sept. 2009

Dans un ordinateur  les informations circulent. Il s’agit de s’assurer qu’un bit émis avec la valeur 1… soit réceptionné avec cette même valeur.

60

Le contrôle de parité 



Aux n bits envoyés, on ajoute un bit de contrôle supplémentaire. De telle manière que le nombre total de bits à 1 soit : Pair (code à parité)  Impair (code à imparité) 

0

0

1

1

1

0

0

1

Parité (parité paire)

0

1

1

1

0

0

1

Imparité (parité impaire)

Bit de parité

1 Bit de parité 21 sept. 2009

61

Limité du contrôle de parité 

21 sept. 2009

Ne fonctionne pas pour un nombre pair d’erreurs de transmission.

62

Codes auto vérificateurs et auto correcteurs 





21 sept. 2009

Détecter qu’il y a une erreur de transmission (mais où ?) n’est pas toujours suffisant. Il est intéressant de savoir s’il y a eu une ou plusieurs (combien ?) erreurs de transmission… …voire être en mesure de les corriger automatiquement… 63

Les parités croisées 





21 sept. 2009

Soient les caractères P A G à transmettre en ASCII. VRC  vertical redundancy check LRC  longitudinal redundancy check

VRC

P

A

G

LRC

0

0

0

0

1

1

1

1

0

0

0

0

1

0

0

1

0

0

0

0

0

0

1

1

0

0

1

1

0

1

1

0 64

Les parités croisées : détection d’une erreur de transmission Parité non vérifiée

VRC

Bits erroné à l’intersection Des parités non vérifiées

21 sept. 2009

P

A

G

LRC

0

0

0

0

1

1

1

1

0

0

0

0

1

0

0

1

1

0

0

0

0

0

1

1

0

0

1

1

0

1

1

0

Parité non vérifiée

65

Les codes cycliques Aussi appelés CRC (Cyclic Redundancy Check) ou codes polynomiaux.  Ils sont très utilisés  faciles à mettre en œuvre.  Basés sur l’utilisation d’un polynôme générateur G(x) qui considère que toute information de n bits peut être transcrite sous une forme polynomiale. 



21 sept. 2009

Par exemple, 10111 peut être transcrit X4+X2+X1+X0.

66

Les codes cycliques À partir d’une information de départ I(x) de i bits, on va construire une information redondante R(x) de r bits et l’émettre à la suite de I(x), de telle sorte que le polynôme résultant N(x) soit divisible par le polynôme générateur G(x).  A la réception, on divise le polynôme G(x) et le reste de cette division doit alors être nul s’il n’y a pas d’erreurs de transmission. 

21 sept. 2009

67

Les codes cycliques 

Soit le message 10011011 (i=8) que l’on peut traduire par le polynôme I(x) :  

  

Le polynôme générateur G(x) choisi arbitrairement est X3+1 On multiplie I(x) par G(x)-1, ce qui donne 100110110000 On divise 100110110000 par G(x), soit par 1001 



Ce qui donne 10001001 avec un reste valant 0111

On ajoute le reste obtenu (0111) à I(x) 

21 sept. 2009

1*X7+0*X6+0*X5+1*X4+1*X3+0*X2+1*X1+1*X0 Ou plus simplement I(x)=X7+X4+X3+X1+X0

Ce qui donne 10100010  I’(x) 68

Les codes cycliques 



L’information transmise sera alors 10100010 I’(x) à laquelle on adjoint le reste 0111 A la réception, on divise I’(x) par le polynôme générateur G(x) et le reste doit être nul 

21 sept. 2009

Il ne reste plus qu’à retrancher le reste de I’(x) pour retrouver l’information émise. 69

1. Le PC & ses composants   

21 sept. 2009

Identification des composants Fonctionnement des composants Communication entre les composants

70

Exemple de Configuration          

Intel Pentium 4 Soc478 – 2,4 Ghz – 512K – FSB533 Intel DDR – MSI845 Max 333 Mhz + Sound 128 DDR 512 Mb certifié 333 Mhz – PC2700 Hard Disk 80 Go – 7200RPM – 8 Mo cache – ATA133 ATI Radeon 9100 DDR – 64 Mo + TV/DVI Boitier Mid Tower + Alim 300W Graveur CD Plextor 48/24/48 Floppy Disk 1,44 Mo Clavier Azerty Multimedia Souris 2 boutons Scroll

21 sept. 2009

71

Autre exemple Desktop Intel P4 630, (P4 3.0GHz/FSB800/2M), 1024MB DDR400  200GB sATA 7200RPM  DVD-RW Multi double layer  FW1394  nVidia 6200Turbo Cache PCIE TV-out, USB keyboard & optical wheel mouse, no modem, no speakerset Intel® Core™ Duo processor T2300, 1024MB (2*512MB),  250GB sATA 7200RPM, DVD-RW(tray less),  Intel 945D HDMI onboard, DVI, Component, 1Gbit LAN + 802.11b/g WiFi,  Dual TV-tuner Hybrid HW MPEG analog, 7.1Dolby Digital, SP/Diff Optical, 7-1 Card-reader, … Laptop  AMD Turion™ 64 X2 TL60 2.0Ghz, 2048MB DDRII RAM (2x1024),  12.1TFT WXGA CrystalBrite,  160GB HDD S-ATA (5400rpm), External (1394) DVD SuperMulti, 3+6-cell LiIon, 56K modem, wired & wireless 802.11pre. n, BT + VoIP BT phone, ATI Radeon 1150 512MB Hypermemory, 1.3MP Orbicam, ezDock connector, AZB …

21 sept. 2009

72

Historique 

Naissance des « Micro Ordinateurs » fin des années 70.



Mainframe : « Macro Ordinateurs » aux ressources partagées par plusieurs personnes (utilisation de terminaux passifs)



PC : « Personnal Computer », utilisé par une personne

21 sept. 2009

73

PC « Compatible IBM » 

IBM crée début des années 80 



Ordinateur basé sur un processeur Intel 8088 à 4,77 Mhz

Succès grâce à : Une architecture ouverte  de vastes possibilités d’extension 



21 sept. 2009

Apparition de « Clones » fin 80

74

Entrée Clavier, souris,  Scanner,  Lecteur code barre BUS Unités d’entrée  et de sortie Carte réseau, Modem, Carte son

PROCESSEUR Contrôleurs

Sortie Ecran Imprimante 21 sept. 2009

Mémoire de travail SD­RAM DDR RAM Rambus

Mémoire fixe Disque dur CD­DVD­ROM Tape 75