Presentacion Final

Terminologia de circuitos integrados

Introducción - La tecnología de Circuitos Integrados Digitales, ha tenido un avance rápido: Integración en pequeña escala (SSI)

12 compuertas por chip

Integración en mediana escala (MSI)

12 a 99 compuertas por chip

Integración de gran escala (LSI)

Miles de compuertas por chip

Integración de muy gran escala (VLSI)

Decenas de miles compuertas por chip

Integración de escala ultra grande (ULSI)

Mas de 100.000 compuertas por chip

Integración de giga escala (GSI)

Un millón o más compuertas por chip

Ventajas de los CIs:

Desventajas de los CIs:

• Contienen muchas mas circuitería en un encapsulado pequeño. • El costo baja drásticamente. (producción en masa) • Se logran sistemas mas confiables. (se reduce el numero de interconexiones externas) • En CIs se necesita menos potencia que en su contraparte en discreto.

• No pueden manejar corrientes o voltajes muy grandes. • No se pueden implementar ciertos fácilmente ciertos dispositivos eléctricos. • Los CIs se utilizan principalmente para realizar operaciones en circuitos de baja potencia que comúnmente se denominan procesamiento de información.

Terminología de CIs Parámetros de corriente y voltaje: VIH (mín): voltaje de entrada de nivel alto VIL (máx): voltaje de entrada de nivel bajo VOH (mín): voltaje de salida de nivel alto VOL (máx): voltaje de salida de nivel bajo IIH; Corriente de entrada a nivel alto IIL: Corriente de entrada de nivel bajo IOH: Corriente de salida de nivel alto IOL: Corriente de salida de nivel bajo

Abanico de salida El Abanico de salida se define como el número máximo de entradas lógicas que una salida puede manejar confiablemente. Depende de la naturaleza de los dispositivos de entrada que estén conectados a una salida. Retardos de propagación Una señal logica siempre experimenta un retardo al pasar por un circuito Tolh: tiempo de retardo al pasar del estado 0 lógico al 1 lógico. Tphl: tiempo de retardo al pasar del estado 1 lógico al 0 lógico. En general no tienen el mismo valor ya que varían dependiendo de la carga Capacitiva.

Requisitos de Potencia: Cada CI necesita cierta cantidad de potencia la cual se suministra mediante uno o mas voltajes de alimentación al pin, o pines de potencia del Chip. La cantidad de potencia que requiere un CI se determina mediante la corriente Icc, que obtiene de la fuente Vcc, y la potencia real es el producto Icc x Vcc. El consumo de corriente variara dependiendo de los estados lógicos de los circuitos en el chip. ICCH: Consumo de corriente en la fuente Vcc donde todas las salidas de de la compuerta son ALTAS. ICCL: Consumo de corriente en la fuente Vcc donde todas las salidas de de la compuerta son BAJAS. ICC(prom): (ICCH + ICCL) / 2 Potencia Disipada: PD(prom) : ICC(prom) x Vcc

Producto velocidad-potencia Un medio común para medir y comparar el desempeño global de una familia de circuitos integrados es el producto velocidad-potencia, que se obtiene multiplicando el retardo de propagación de la compuerta por la disipación de potencia de esta. EJEMPLO: 10ns x 5mW = 50 x 10-12 watt-segundo = 50 picojoules (pJ)

Inmunidad al ruido La inmunidad al ruido de un circuito lógico se refiere a la habilidad de un circuito para tolerar ruido sin causar cambios espurios en el voltaje de salida. Una medida cuantitativa de la inmunidad al ruido se llama margen de ruido.

La familia logica TTL

Familia Lógica TTL •

En 1964 Texas Instrument estándar (Serie 54/74).

•

La serie 54ALS es mas costosa debido a la mayor tolerancia a las variaciones de voltaje y temperatura, se lo utiliza para aplicaciones militares y espaciales.

•

Los circuitos en tecnología TTL en escala media de integración han estado en el mercado por mas de 30 años.

•

Actualmente se los utiliza como lógica de “pegamento”, ya que conecta los dispositivos lógicos mas complejos.

•

El Circuito lógico TTL básico es la compuerta NAND.

•

Voltaje de Alimentación: Serie 74ALS, Vcc=5V +/-0.5V

•

Temperatura de trabajo: Serie 74ALS entre 0°C y 70°C. Serie 54ALS entre -55° a 125°C.

introdujo

la tecnología TTL

Familia Lógica TTL •

La características de las entradas TTL provienen de la configuración de emisor múltiple del transistor Q1. La polarización en directa activara Q1.

•

Solo cuando todas las uniones están polarizadas en inversamente el transistor estará desactivado.

•

El transistor de entrada de emisor múltiple puede tener hasta ocho emisores para una compuerta NAND de ocho entradas.

•

La función de Q3 es conectar Vcc a la salida haciendo un ALTO lógico. La función de Q4 es conectar la salida a tierra, haciendo un BAJO lógico.

Operación del circuito: estado BAJO •

•

La función de Q3 es conectar Vcc a la salida haciendo un ALTO lógico. La función de Q4 es conectar la salida a tierra, haciendo un BAJO lógico Los diodos D2 y D3 representan las 2 uniones emisorbase (E-B) de Q1, y D4 es la unión colector-base (CB)

•

Estado BAJO: D2 Y D3 representan las dos uniones emisor-base de Q1, y de 4 es la unión colector-base (C-B).

•

Primero consideramos el caso en el que la salida es BAJA, A y B, ambas en +5V. Los +5V en los cátodos de D2 y D3 apagaran estos diodos y casi no conducirán corriente. La fuente de +5V empujara corriente a través de R1 y D4 hacia la base de Q2 produce una caída de voltaje a través de R2 que reduce el voltaje del colector Q2 a un valor bajo insuficiente para encender Q3.

•

D1 se necesita para mantener a q3 apagado en esta situación.

•

Con Q4 encendido, la terminal de salida, X estará en un voltaje muy bajo, ya que la resistencia del estado ENCENDIIDO de Q4 será baja de (1 a 25Ω)

Condiciones de entrada

Condiciones de salida

Ay B ambas son BAJAS (≥ 2 V)

Q3 APAGADA

Las corrientes de entrada son muy bajas IIH=10 uA

Q4 ENCENDIDA de modo que Vx BAJA (≤ 0.4 V)

Operación del circuito: estado ALTO •

•

La entraba B está conectada a tierra. Se polarizara en directo D3. La corriente fluirá de la terminal fuente +5V a través de R1 y D3 y a través de la terminal B a tierra. El Voltaje en D3 mantendrá el punto Y en aproximadamente 0.7V, y este voltaje no es suficiente para polarizar en directa a D4 y a la unión E-B de Q2 por lo tanto no hay conducción.

•

Con Q2 apagado, no hay corriente en la base de Q4. Como no hay corriente en el colector de Q2 el voltaje en base de Q3 es alto y por lo tanto se polariza en directa Q3 y D1. Q3 actúa como un seguidor de tensión.

•

Sin carga conecta entre X y tierra, VOH estará entre 3.4 a 3.8 V

•

Cabe destacar que existe una corriente (IIL)sustancial que fluye de regreso a través de la terminal de entrada B a tierra cuando B se mantiene BAJA. Se determian por R1.

•

Para TTL estándar es de aproximadamente 1.1mA. La entrada B Baja actúa como una caida o consumo de

Condiciones de entrada

Condiciones de salida

Ay B ambas son BAJAS (≤ 0.8 V)

Q4 APAGADA

La corriente fluye de regreso a tierra a través de la terminal de entrada en BAJO IIL=1.1 mA.

Q3 actúa como seguidor de emisor y VOH ≥ 2.4 V Comúnmente 3.6 V

Acción de vaciado o desagüe Acción de suministro de corriente •

En estado BAJO, una salida TTL actúa como una caída o un consumo.

•

En estado BAJO, la salida formada por el transistor Q4 de la compuerta de excitación está encendido y cortocircuitada a tierra. Este voltaje BAJO polariza en directa a Q1 y la corriente fluye de regreso a Q4.

•

Q4 desempeña una acción de caída o consumo de corriente, ya que deriva su corriente de la entrada. Se lo llama Transistor de caída o consumo de corriente, o como el transistor descendente.

•

En estado ALTO una salida TTL actúa como una fuente de corriente. Esto se ve en el transistor Q3, el cual se lo llama transistor de fuente de corriente o transistor ascendente.

Compuerta NOR TTL •

Es importante destacar la diferencia entre una compuerta NOR y una NAND.

•

En el lado de la entrad se puede ver que en el circuito NOR no se usa un transistor con emisor múltiple, sino que cada entrada se aplica al emisor de un transistor por separado.

•

En la salida, el circuito NOR se usa la misma configuración que en el circuito NAND.

Compuerta NOR

Compuerta NAND

Hoja de datos de la serie TTL

Hoja de Datos •

Niveles de Voltaje

Bajo VNL = VIL (max) = 0.8V − 0.5V = 0.3V = 300mV

Alto VNH = VOH (min) = 2.5V − 2.0V = 0.5V = 500mV

•

Retardos de propagación

t pd ( prom) = •

t plh + t PHL 2

Disipación de potencia: Una compuerta NAND TTL ALS consume una potencia promedio de 2.4 mW. Este calculo sale del producto entre Icc(prom) y Vcc.

Caracteristicas de la serie TTL

Características de la serie TTL • TTL estándar, Serie 74 • TTL Schottky, Serie 74S • TTL Schottky de baja potencia, serie 74LS (LS-TTL) • TTL Schottky avanzada, serie 74AS (AS-TTL) • TTL Schottky avanzada de baja potencia, serie 74ALS • TTL 74F rápida

Características de la serie TTL La serie 74 estándar de TTL evoluciono en otras series. Todas ofrecen una gran variedad en compuertas y flip-flops en SSI y contadores, registros, multiplexores, etc., en MSI. PROBLEMA

La serie 7400 opera empleando conmutación saturada (transistores saturados), esto produce un retardo en la conmutación del circuito.

•TTL Schottky, Serie 74S Esta serie reduce el tiempo de conmutación no permitiendo que el transistor se sature demasiado Esto se logra usando un diodo Schottky conectado entre la base y el colector de cada transistor Esto reduce el exceso de corriente en la base y disminuye el retardo por tiempo de almacenamiento al momento de apagado

Características de la serie TTL Ejemplo de la compuerta NAND

Esta compuerta NAND 74S00 tiene un retardo de propagación promedio de únicamente 3 ns, lo que la hace seis veces mas rápida que la 7400.

Ventajas y Desventajas

Se emplean valores menores de resistencias para ayudar a mejorar los tiempos de conmutación

Se incrementa la disipación de potencia promedio del circuito, hasta aproximadamente 20 mW (dos veces mas que la serie 74).

Características de la serie TTL •TTL Schottky de baja potencia, Serie 74LS (LS-TTL) La serie 74LS es la serie de menor potencia y velocidad.

Esto se debe a que se utilizan valores mayores de resistencias (reduciendo los valores de potencia) causando un incremento en los tiempos de conmutación.

•TTL Schottky avanzada, Serie 74AS (AS-TTL)

Proporciona una mejora considerable en velocidad, con un requisito de potencia mucho menor.

Otra mejora son las corrientes de entrada mucho menores que otras series, proporcionando un abanico de salida mucho mayor.

•TTL Schottky avanzada de baja potencia, Serie 74ALS Esta serie ofrece mejora tanto en la velocidad como en la disipación de potencia.

•TTL 74F rápida Nueva técnica de fabricación de CI’s.

Es la serie con menor producto velocidad-potencia y menor disipación de potencia por compuerta.

Se redujo las capacitancias entre dispositivos y los retardos de propagación.

Carga y dispersion de salida TTL

Carga y Dispersión de salida TTL • • • • • •

-Q4 encendido, por lo que actúa como consumo de corriente de IOL, suma de las IIL de cada entrada. -Al estar encendido tiene una resistencia de C-E muy baja, pero no nula, por lo que IOL causa una caída de potencial VOL el cual no deberá superar VOL(máx), para no superar VIL(máx) y estar en zona indeterminada. -Esto es lo que limita el valor máximo de IOL, o bien, la cantidad de cargas que se pueden excitar Estado Bajo.

Carga y Dispersión de salida TTL •

-Q3 actúa como un seguidor de tensión, por lo que circula IOH, suma de las IIH de cada entrada.

•

-Si esta IOH es demasiado grande, la caída de potencial en R2, la junta B-E de Q3 y D1, puede • llegar a bajar el voltaje VOH por debajo de VOH(mín). •

-Esto reduciría el margen de ruido, o peor aun, haría que VOH pase al rango indeterminado Estado Alto.

Otras caracteristicas de la serie TTL

Otras características de la serie TTL •Entradas no conectadas Cualquier entrada a un circuito TTL que se deja desconectada (abierta) actúa como un 1 lógico

Cuando dejamos sin conectar una entrada decimos que esta flotando

•Entradas no empleadas No es recomendable dejar una entrada desconectada, ya que puede funcionar como antena, alterando el funcionamiento normal del circuito

Existen técnicas para la conexión

Otras características de la serie TTL Esta técnica consiste en la conexión a +5V a través de una resistencia de 1K.

La resistencia sirve como protección contra la corriente de las uniones emisor-base en las entradas de la compuerta, cuando hay picos en la fuete de alimentación.

Solamente se puede utilizar en compuertas AND.

Otra técnica es la conexión de la entrada a otra que se esté usando.

Se puede utilizar para cualquier tipo de compuerta

No hay que dejar las entradas desconectadas ya que influirían en el funcionamiento del circuito, para los casos de OR y NOR.

Otras características de la serie TTL •Polarización de entradas TTL a bajo Esto ocurre cuando se quiere tener la entrada TTL normalmente en BAJO y luego causar que pase a ALTO mediante un interruptor mecánico.

La resistencia R sirve para mantener la entrada T en BAJO mientras se abre el interruptor. Hay que tener cuidado de mantener el valor de R bajo de modo que el voltaje desarrollado a I IL ) maxsupere través de la R por VIL ( no el valor de

Rmax =

VIL (max) I IL

R se debe mantener bajo para asegurar que la entrada del monoestable esté en BAJO, mientras que el interruptor este abierto

Otras características de la serie TTL •Transitorios de Corriente Esto ocurre en los circuitos lógicos TTL, debido a la conexión tipo TOTEM.

Hay un intervalo (aprox. 2 ns) durante la transición de conmutación, cuando ambos transistores son conductores y se produce un pico de corriente grande (de 30 a 50 mA) de la fuente de +5V.

Otras características de la serie TTL Este efecto se puede contrarrestar de la forma:

Se emplean pequeños transistores de RF conectados de Vcc a tierra, para que “cortocircuite” esos picos a alta frecuencia.

Desacoplamiento de la fuente de alimentación.

También se conecta un solo capacitor grande (2 a 20 uF) entre Vcc y tierra, para filtrar variaciones de baja frecuencia causados por las variaciones de Icc cuando las salidas cambian de estados.

Tecnologia MOS

 Implementación con transistores de efecto de campo MOSFET de acrecentamiento.  Ventajas: - simple y barato de construir - menor consumo de potenciaventaja frente a los IC TTL - ocupan menor tamaño en los ICse logra mayor densidad - han desplazado a los ICs bipolares en LSI y VLSI

 Desventajas: - Susceptibilidad al daño por electricidad estática

Mosfet canal N - Tipo incremental:

Interruptor MOSFET básico •Vgs es el voltaje de entrada. Controla la resistencia del canal y por lo tanto si el dispositivo está encendido o apagado. •Cuando Vgs =0 no existe canal  resistencia del canal es muy elevada (10.000 M Ohm) dispositivo apagado •Cuando Vgs >VT, el MOSFET conduce. Con Vgs=+5 la resistencia del canal cae a 1k Ohm. •Entonces: MOSFET-N cambiará de una resistencia muy alta a una muy baja al conmutar el voltaje de la compuerta de BAJO a ALTO

5 V

5 V

R 1

1000

≈ 0

0

1 R 1

5

≈

2

10000M

0

V1

1

M 2 S K 3 2 9 5 /N E C

M 2 S K 3 2 9 5 /N E C

5 V

M 1

0

2

5 V

5 V M 1

0

Circuitos digitales MOSFET

Circuitos digitales MOSFET P-MOS

N-MOS

MOSFET de acrecentamiento de canal P

MOSFET de acrecentamiento de canal N

C-MOS (complementario) MOSFET de acrecentamiento de canal N y P

INVERSOR N-MOS

VD D +5 V

•Se usa un MOSFET de canal N como un interruptor •Se implementan todas las resistencias usando la resistencia del canal de un MOSFET (Q1) con la compuerta conectada al drenador- resistencia de 100kΩ •MOSFET Q2 se enciende o se apaga dependiendo de su voltaje de compuerta.

Q 1 M O SFET N

Vsal

Q 2 M O SFET N

G

0

VD D +5 V

Vgs

Q1

Q2

Vsal

0V (0 lógico)

Renc=100k Ω

Rapag=10000 MΩ

≈+5 V (1 lógico)

+5 V (1 lógico)

Renc=100k Ω

Renc=1kΩ

≈0,05 V (0 lógico)

Q 1 M O SFET N

Vsal

Q 2 M O SFET N

G

0

VC C

VC C

100k

100k Vsal

Vsal

1k

0 Vgs>1,5 V (1 lógico)

10000M

0 Vgs<1,5 V (0 lógico)

Circuito equivalente para entradas en 1 y 0 lógicos:

VC C

VC C

V1 5

Simulación:

0 M 1

vsal

M 2 S K 3 2 9 5 /N E C

O S2

-

O S1

4

2

6 1

M 2 M 2 S K 3 2 9 5 /N E C

0

V-

0

5 vgs

V+

+

O U T v re f

VO FF = 0 VAM PL = 5 FR EQ = 3

V2

7

VC C U 1 3

V in

LM 741

V3 2

0

Logica MOS complementaria

Lógica MOS COMPLEMENTARIA C-MOS •

Se utilizan MOSFET de canal N y P en el mismo circuito.

•

Ventajas: » CMOS es más rápida que las otras familias MOS » CMOS consume menos potencia

•

Desventajas: » Mayor complejidad del proceso de fabricación » Menor densidad de empaque

• Niveles lógicos para CMOS: • +VDD  1 lógico

INVERSOR CMOS

• 0 V0 lógico • El inversor tiene dos MOSFET en serie • Si Vent = +Vdd: • Vgs1 = 0 V  Q1 está apagado  Rapag=10000MΩ • Vgs2 = +VDD  Q2 está encendido  Renc = 1kΩ • Divisor de voltaje entre Rapag y Renc da Vsal ≈ 0 V • Si Vent = 0 V  Vgs • Vgs1 = 1 V  Q1 está encendido  Renc = 1kΩ • Vgs2 = 0 V  Q2 está apagado  Rapag = 10000MΩ • Divisor de voltaje entre Rapag y Renc da Vsal ≈ +VDD

Vgs

Q1

Q2

Vsal

+VDD (1 lógico)

APAGADO Rapag=10000 MΩ

ENCENDIDO Renc=1kΩ

≈0V (0 lógico)

+5 V (1 lógico)

ENCENDIDO Renc=1k Ω

APAGADO Renc=10000M Ω

≈+VDD (1 lógico)

COMPUERTA NAND CMOS

A

B

X

0

0

1

0

1

1

1

0

1

1

1

0

•

Se pude construir agregando un MOSFET de canal P en paralelo y uno de canal N en serie

•

Una entrada de 0V enciende su MOSFET-P correspondiente y apaga su MOSFET-N respectivo.

•

Lo opuesto ocurre para entrada igual a + VDD

•

El único momento en que la salida estará en BAJO, será cuando las entradas estén en ALTO

COMPUERTA NOR CMOS •

Se obtiene de agregar un MOSFET-P en serie y un MOSFET-N en paralelo al inversor básico

•

Un bajo en cualquier entrada enciende su MOSFET-P correspondiente y apaga el N respectivo

•

Lo inverso ocurre para entrada en alto A

B

X

0

0

1

0

1

0

1

0

0

1

1

0

Caracteristicas de la seria CMOS

CARACTERISTICAS DE LA SERIE CMOS • • •

Familia CMOS compite con la TTl en SSI y MSI En equipos nuevos se usan cada vez mas circuitos CMOS Circuitos CMOS ofrecen las mismas funciones lógicas que los TTLs y agregan otras que estos no poseen

Algunos conceptos importantes:

Compatibilidad de pines: se da cuando los IC poseen igual configuración de pines.

Funcionalmente equivalentes: se da cuando las funciones lógicas que realizan los 2 IC son idénticas.

Eléctricamente compatibles: se da cuando los 2 IC se pueden conectar directamente el uno al otro sin tomar ninguna medida especial para asegurar su normal funcionamiento.

SERIES 4000/14000: •la serie más antigua es la 4000 de RCA y la equivalente 14000 de MOTOROLA •disipación de potencia muy baja •Pueden operar sobre un amplio rango de voltajes (3 a 15 V) •Son lentos en comparación a los TTL y otras series CMOS •Tienen capacidades de corriente de salida muy bajas •No tienen compatibilidad de pines ni eléctrica con ninguna serie TTL

74C: •Tienen compatibilidad de pines , que es funcionalmente equivalente a dispositivos TTL con igual nombre •No todas las funciones de la serie TTL están disponibles en esta serie CMOS •Tiene características de desempeño similares a la serie 4000/14000

74HC/HCT (CMOS de alta velocidad): •es una versión mejorada de la serie 74C, • velocidad de conmutación se incrementa alrededor de 10 veces en comparación con la de los dispositivos 74LS •Capacidad de corriente de salida mayor que los dispositivos de la serie 74C •Compatibilidad de pines , funcionalmente equivalentes a Ios TTL con igual número de dispositivo •Dispositivos 74HCT son eléctricamente compatibles con TTL •Dispositivos 74HC NO son eléctricamente compatibles con los TTL •Esta serie ha tornado obsoleta a la 74C

SERIES

74AC/ACT (CMOS avanzado): •ACL lógica CMOS avanzada •La serie es funcionalmente equivalente a las diversas series TTL, pero no tiene compatibilidad de pines •La ubicación de pines se realiza para mejorar la inmunidad al ruido de manera que las entradas del dispositivo son menos sensibles a los cambios de la señal que ocurren en otros pines del dispositivo •Dispositivos 74AC No son eléctricamente compatibles con TTL •Dispositivos 74ACT se pueden conectar directamente a TTL •ACL tiene ventajas respecto a TTL en lo que respecta a: •Inmunidad al ruido •Retardo de propagación •Velocidad de reloj

74AHC/AHCT(CMOS avanzado de alta velocidad) •Ofrece un camino de migración natural de la serie HC para aplicaciones más rápidas, menor potencia y consumo de potencia baja •Los dispositivos en esta serie son tres veces más rapidos y se pueden usar como reemplazo de los de la serie HC •Ofrece inmunidad al ruido similar a la serie HC sin problemas de sobreimpulso, subimpulso, a menudo asociados con características de mayor manejo

Logica BICMOS de 5 volts •

Combina las mejores características de lógica bipolar y CMOS: • Baja potencia de CMOS • Alta velocidad de TTL

•

Se usan para aplicaciones en microprocesadores y de interfaz de bus como: • Bus, latches, compensadores, transceptoress

•

Serie 74BCT: • Reducción del 75% en el consumo respecto a familia 74F • Mantiene características de velocidad y manejo (74F)

• • •

Compatibilidad de pines Operan a 5 voltios Serie 74ABT(BiCMOS avanzada):segunda generacion de BICMOS

Voltaje de la fuente de alimentacion •Series 4000/14000 y 74CVDD 3-15 Voltios son versátiles

•74HC/HCT,74AC/ACT y 74AHC/AHCT rango más angosto 2 y 6 V

•Existen también series lógicas para operar con 2,5 o 3,3 volts

•Niveles lógicos de voltajes: serán diferentes para las distintas series CMOS

Niveles logicos de voltaje

Niveles de voltaje de entrada-salida (en volts) con VDD=VCC=+5V CMOS

TTL

parámetro

4000B

74HC

74HCT

74AC

74ACT

74AHC

74HACT

74

74LS

74AS

74ALS

VIH(min) VIL(max) VOH(min) VOL(max ) VNH VNL

3.5

3.5

2.0

3.5

2.0

3.85

2.0

2.0

2.0

2.0

2.0

1.5

1

0.8

1.5

0.8

1.65

0.8

0.8

0.8

0.8

0.8

4.95

4.9

4.9

4.9

4.9

4.4

3.15

2.4

2.7

2.7

2.5

0.05

0.1

0.1

0.1

0.1

0.44

0.1

0.4

0.5

0.5

0.5

1.45

1.4

2.9

1.4

2.9

0.55

1.15

0.4

0.7

0.7

0.7

1.45

0.9

0.7

1.4

0.7

1.21

0.7

0.4

0.3

0.3

0.4

•Vol para CMOS  cerca de 0V •Voh para CMOS cerca de 5V •Esto se debe a que los CMOS no tienen que suministrar o vaciar alguna cantidad significativa de corriente cuando están excitando entradas CMOS, ya que estas poseen resistencias de entrada muy elevadas •Los niveles de voltaje de entrada son mayores para CMOS que para TTL (excepto 74HCT y 74ACT)

VNH=V0H(min)-VIH(min) MÁRGENES DE RUIDO

VNL=VIL(max)-VOL(max)

Por lo general los dispositivos CMOS tienen márgenes de ruido mayores que los TTL, margen que se incrementa si los CMOS se usan con voltajes mayores a 5voltios

Disipacion de potencia: • •

•

Circuito CMOS en estado estático disipación extremadamente baja de potencia Sin importar el estado de la salida, siempre hay una resistencia muy elevada entre GND y VDD  disipación típica 2,5nW (Vdd=+5V) Si VDD=10V disipación sube a 10nW

PD aumenta con la frecuencia •Cada vez que una salida CMOS cambia de BAJO a ALTO, se debe suministrar una corriente de carga transitoria a la capacitancia de carga(capacidades de entrada mas las de cargas excitadas mas capacidades de salidas) •Se producen picos de 5mA durante 20 a 30 ns •Si aumenta la frecuencia, aumentan los picos y por ende, el consumo •Incluso con capacidades bajas, en la transición hay momentos en el que ambos transistores de salida están parcialmente encendidos  causa pico de corriente •A frecuencias mayores CMOS pierden algunas de sus ventajas •REGLA GENERAL: compuerta CMOS tendrá la misma PD que una 74LS a frecuencias de 2 o 3 MHz

Dispersion de salida: •

•

•

CMOS tienen resistencia de salida muy grande que no consume gran corriente de la fuente de señal Cada CMOS representa una capacidad de 5pF, esto limita la cantidad de dispositivos que se pueden manejar desde una salida Estas capacidades elevan el tiempo de conmutación – Cada carga CMOS incrementa el tiempo de conmutación en 3ns

•

•

El abanico de salida CMOS dependerá del tiempo de retardo de propagación máximo admitido Generalmente el limite es de 50 dispositivos para baja frecuencia(<1MHz)

Velocidad de conmutacion •

Aunque CMOS es igual a N-MOS y P-MOS, debe manejar capacitancias de carga grandes, pero es algo más rapido por tener resistencia de salida menor en cada estado.(1k frente a 100k de un N-MOS)

•

NAND serie 4000 tpd 50ns con VDD=5 y 25ns si VDD=10 debido a la reducción de Renc con un aumento de VDD

•

Sin embargo el aumento de VDD para operar en mayores frecuencias, deriva también en mayor disipación de potencia

Otros valores típicos: NAND: 74HC/HCTtpd 8ns con VDD=5 74AC/ACTtpd 4.7ns 74AHC tpd 4.3ns

Tecnologia de bajo voltaje

FAMILIAS CMOS •Serie 74LVC (reguladores, latches, excitadores) -CMOS de bajo voltaje. -Manejan niveles de 5V en sus entradas (convertir sist .5V a sist. 3V). -No pueden ser manejados por LVC.

•Serie 74ALVC (aplicaciones de bus de interfaz) -CMOS avanzado de bajo voltaje. -Alto desempeño. -Compatibles con lógica 3.3 voltios.

•Serie 74LV (reguladores, latches, flip-flops) -Destinado a operar con otros dispositivos de 3.3 voltios.

•Serie 74AVC (características de interfaz de la seria BiCMOS) -CMOS avanzado de muy bajo voltaje. -Optimizados para operar con voltajes de 2.5 V y pueden llegar a operar con 1.2 V o altas como 3.3 V. -Retardos de propagación

FAMILIAS BiCMOS •Serie 74LVT (bajo voltaje) -diseñado para aplicaciones del bus de interfaz de 8 y 16 bits. -puede manejar voltajes de 5 y 3 V. -son compatibles con tecnología TTL.

•Serie 74ALVT (avanzada de bajo voltaje) -opera con 3.3 o 2.5 voltios. -retardos de 3 nanosegundos. -compatibilidad con pines de la serie ABT y LVT.

•Serie 74ALB (avanzada de bajo voltaje) -aplicaciones de interfaz del bus -retardos de 2.2 nanosegundos. -corriente de salida de 25 mA. -niveles de voltajes de 3.3 V.

EVOLUCION DE LOS SISTEMAS EN VOLTAJES

Salida de colector abiertodrenador abierto

SALIDA DE COLECTOR ABIERTO – DRENADOR ABIERTO

Compuertas CMOS convencionales conectadas a través de un BUS

•Comunicación de dos o mas compuertas a través de un alambre común. •Si ambas salidas están abiertas y poseen diferentes niveles lógicos, puede pasar que… -CMOS: la tensión de salida es la media entre ambas a causa de las resistencias internas similares de la compuerta. -TTL: la tensión va a quedar determinada por la resistencia interna de la compuerta que sea de menor valor y que tire la tensión a su gusto.

•Esto causa recalentamiento y malfuncionamiento de las compuertas, así como niveles lógicos incorrectos

LAS SALIDAS CONVENCIONALES CMOS NUNCA DEBEN CONECTARSE JUNTAS

SALIDA DE COLECTOR ABIERTO – DRENADOR ABIERTO •Compuertas en configuración TOTEM conectadas entre si por un alambre. •PROBLEMAS: -Sobrecalentamiento por exceso de corriente -Malfuncionamiento y deterioro constante -Voltajes de salida mínimos de 0.5 V hasta 1 V, lo que ya es mayor a Vol(maximo)

LAS SALIDAS TTL EN CONFIGURACION TOTEM NUNCA DEBEN CONECTARSE JUNTAS

Compuertas TTL conectadas en configuración TOTEM

SALIDA DE COLECTOR ABIERTO – DRENADOR ABIERTO Removemos cada transistor activo ascendente de cada circuito de salida de compuerta. Ahí nadie tratara de mantener la salida en un alto lógico. SALIDA DE DRENADOR ABIERTO: Se toma la salida en el drenador del MOSFET de canal N descendente, que es un circuito abierto. SALIDA DE COLECTOR ABIERTO: El colector del transistor inferior del poste esta conectado directamente las pin de salida. Agregamos una resistencia externa que jala la salida a un 1 lógico cuando los transistores están apagados.

SALIDA DE COLECTOR ABIERTO – DRENADOR ABIERTO •En ESTADO BAJO de salida: -Q4 esta encendido -Corriente de base -Corto circuito a tierra

•En ESTADO ALTO de salida: -Q4 esta apagado -No tiene corriente de base -Circuito abierto entre Colector y Emisor

La resistencia externa es aproximadamente de 10 Kohms y es la encargada de llevar la salida al nivel lógico 1 cuando el transistor Q4 esta apagado, de lo contrario, es el transistor el que se encarga de cortocircuitar la salida a tierra.

SALIDA DE COLECTOR ABIERTO – DRENADOR ABIERTO Compuerta lógica ANDAlambrada -La salida común siempre se encuentra en estado lógico alto cuando todas las salidas de las compuertas están en alto. -Cuando una salida de una compuerta paso a un estado bajo, jala al estado de la salida común a caer a un bajo lógico.

Los circuitos de colector – drenador abierto no puede hacer de manera activas sus salidas de estado alto, solo las pueden jalar hacia abajo. La resistencia externa nos permite cargar rápidamente las capacidades de carga permitiéndonos la conmutación mas veloz, así como jalar la salida al estado lógico alto.

Una conexión AND Alambrada solo puede implementarse con dispositivos lógicos TTL de colector abierto o CMOS de drenador abierto.

BUFERESCONTROLADORES DE COLECTOR-DRENADOR ABIERTO •Mayor capacidad de controlar corriente •Mayor capacidad de controlar voltajes •Dispositivos TTL 7406 y 7407: -Búfer-Controlador de colector abierto. -6 inversores. -Puede consumir hasta 40 mA. en estado bajo. -Puede controlar voltajes de salida de hasta 30 V.

•Dispositivo TTL 74HC05: -Inversor

hexadecimal de colector abierto. -Puede consumir 25 mA. en estado bajo.

Salidas logicas de triestados

SALIDA LOGICA DE TRI-ESTADO •Es una configuración especial que nos permite tener 3 estados diferentes: -ESTADO ALTO -ESTADO BAJO -ESTADO DE ALTA IMPEDANCIA

•Los dispositivos lógicos de 3 estados nos permiten optimizar la operación de la configuración de salida ascendentedescendente a alta velocidad. •Poseen una pata ENABLE que sirve para habilitar la salida o dejarla en Estado de Alta Impedancia. •Ventajas de los dispositivos TRIESTADOS: -Conexión en Bus (salidas conectadas a un alambre en común). -Alta velocidad de conmutación.

BUFERES DE TRIESTADO •Utilizado para controlar el paso de una señal lógica de una entrada a la salida. -BUFERES TRIESTADO -BUFERES INVERSORES TRIESTADO

•Dispositivos de triestado de uso común son los búferes: -74LS125 -74LS126 Ambos son búferes de triestado no inversores.

•Dispositivos de triestado son de mucha aplicación en conexiones de bus, en donde las distintas compuertas se encuentran en estado de alta impedancia si no están utilizando el bus (CONTENCION DEL BUS). •La habilitación de dos o mas compuertas al mismo tiempo generaría corrientes dañinas en el bus o niveles lógicos de salida incorrectos.

CIRCUITOS INTEGRADOS TRIESTADO •Si dos o mas salidas se habilitan en el Bus, los niveles lógicos que se van a generar en el pueden llegar a ser incorrectos. •Aparte de los Búferes, muchos otros circuitos integrados son diseñados como triestados… -74LS374: Circuito integrado octal Flip-Flop tipo D con salidas de triestado. -Codificadores. -Multiplexores. -Conversores Analógicos-Digitales. -Chips de memoria. -Microprocesadores.

Logica de interfaz en bus de alta velocidad

LOGICA DE INTERFAZ DE BUS DE ALTA VELOCIDAD Conexiones de alta velocidad por Bus: •Distancia entre los circuitos no debe ser mayor a 4 pulgadas (101.6 cm), de lo contrario se debe tomar como una línea de trasmisión: -Resistencia. -Inductancia. -Capacitancia. Estas características del Bus ahora distorsionan la señal puesta en el, generando ecos de señal y oscilaciones.

•Solución: adaptar la impedancia de la línea. -Terminar con una resistencia igual que la línea (mucha corriente para mantener tensiones). -Capacitor de desacople (resistencia para el pulso de subida o bajada). -Divisor resistivo con R mayores a la de la línea (muy pesado para la fuente cuando hay varias líneas). -Terminación en diodos, que eliminan el sobre-sub impulso de las oscilaciones causadas por la línea LC. -Terminación en serie en la fuente, mejora la señal (reduce la velocidad de conmutación).

Familia ECL (Emisor Coupled Logic)

Descripción - Logica ECL • • • •

Familia bipolar. Previene la saturación del transistor. Incrementa la velocidad de conmutación. Opera sobre el principio de conmutación de corriente. • También llamada lógica en modo de corriente (CML).

Circuito ECL básico •

El circuito básico es un amplificador diferencial.

•

La fuente VEE produce una corriente fija IE.

•

Dependiendo de VENT, la corriente circulara por Q1 o Q2.

•

Dos puntos a destacar: – Vc1 y Vc2 son complementarios. – Los niveles de Vc1 y Vc2 son distintos a los niveles de Vent.

Compuerta OR-NOR ECL • Utilizando el circuito inversor con la salida seguida de una etapa en emisor comun y agregandole otra etapa equivalente en paralelo obtenemos la compuerta OR-NOR.

Características ECL • • • • • • • • •

Retardo de propagación máximo de 500ps. Velocidad de cambio de estado del FF 1.4GHz. Los transistores nunca se saturan. Los niveles lógicos son -0.8V y -1.7V para el 1 y 0. Los márgenes de ruido en casos extremos 150mV. Un bloque ECL normalmente produce una salida y su complemento. El abanico de salida es aproximadamente de 25. La disipación de potencia común es de 25mW. El flujo total de corriente en un circuito ECL permanece relativamente constante sin importar su estado lógico, por lo que no se generaran internamente picos de ruido.

Familia Lógica

Tpd(ns)

Pd(mW)<100kHz

Margen de ruido (mV)

Vel. Max.de reloj (MHz)

Vel. X Pot. (pJ)

74AS

1.7

8

300

200

13.6

74F

3.8

6

300

100

22.8

74AHC

3.7

0.006

550

130

0.02

74AVC

2

0.006

250

*

0.012

74ALVT

2.4

0.33

400

*

.79

74ALB

2.2

1

400

*

2.2

ECL

0.3

25

150

1400

7.5

Compuerta de transmision CMOS. (Interruptor bilateral)

Interruptor bilateral

• • • • •

No tiene contraparte TTL o ECL. Controlado por nivel lógico. Consta de un MOSFET-N y un MOSFET-P en paralelo. La entrada de CONTROL se invierte. Es bilateral porque las terminales de entrada y salida se pueden intercambiar. • Soporta señales analógicas y digitales dentro del margen 0-Vdd.

Interfaz de CIs

Circuito interfaz • Permiten el conectado entre el excitador y la carga acondicionando la senial de modo de que sea compatible con los requisitos de la carga. • Los problemas de interfaz ocurren en disenios complejos debido a que los diseniadores utilizan diferentes familias para sacar el mayor provecho de cada una. – Por ejemplo: TTL – velocidad; N-MOS – LSI y VLSI; etc.

• Los CIs de la misma familia pueden conectarse sin cuidado teniendo en cuenta la dispersion de salida de cada familia. • Con logicas diferentes debemos poner especial cuidado en los valores de tension y corriente especificados en la hoja de datos de los fabricantes.

Circuitos de interfaz Tabla de corrientes de las diferentes familias: CMOS

TTL

Parametro

4000B

74HC/HCT

74AC/ACT

74AHC/ 74AHCT

74

74LS

74AS

74ASL

74F

Iih(max)

1 uA

1uA

1uA

1uA

40uA

20uA

20uA

20uA

20uA

Iil(max)

1uA

1uA

1uA

1uA

1.6mA

0.4mA

0.5mA

100uA

0.6mA

Ioh(max)

0.4mA

4mA

24mA

8mA

0.4mA

0.4mA

2mA

400mA

1mA

Ioh(max)

0.4mA

4mA

24mA

8mA

16mA

8mA

20mA

8mA

20mA

Tabla de tensiones de las diferentes familias: CMOS

TTL

Parametro

4000B

74HC

74HCT

74AC

74ACT

74AHC

74AHCT

74

74LS

74AS

74ALS

Vin(min)

3.5

3.5

2.0

3.5

2.0

3.85

2.0

2.0

2.0

2.0

2.0

Vil(max)

1.5

1.0

0.8

1.5

0.8

1.65

0.8

0.8

0.8

0.8

0.8

Voh(min)

4.95

4.9

4.9

4.9

4.9

4.4

3.15

2.4

2.7

2.7

2.5

Vol(max)

0.05

0.1

0.1

0.1

0.1

0.44

0.1

0.4

0.5

0.5

0.5

Vnh

1.45

1.4

2.9

1.4

2.9

0.55

1.15

0.4

0.7

0.7

0.7

Vnl

1.45

0.9

0.7

1.4

0.7

1.21

0.7

0.4

0.3

0.3

0.4

Excitacion de CMOS con TTL

TTL excitando CMOS de alto voltaje • El problema surge cuando utilizamos dispostivos CMOS con un Vih(min) = 7V. • Podemos usar un bufer como el 7407 o un traductor de voltaje como el 4504B. Una solucion CMOS y otra TTL.

Excitacion de TTL con CMOS

Caracteristica de salida CMOS

CMOS excitando TTL • Estado ALTO: – Los CIs CMOS suministran suficiente voltaje y corriente para la entrada TTL.

• Estado BAJO: – Si tenemos CIs 74HCXXX seria conveniente reemplazarlos por la serie 74AHCXXX, en caso de otras familias tendremos que utilizar un bufer como el 74LS125 que dispone de la suficiente corriente.

• CMOS de alto voltaje excitando TTL: – Existe una serie de disp. 74LSXXX capaz de soportar hasta 15V, sin embargo la mayoria soporta hasta 7V antes de daniarse. – Es posible utilizar un traductor de voltaje como el 4050B para llevar la tension de 15V a 5V apta para los disp. TTL.

Deteccion de fallas

Detección de Fallas

Un pulsador lógico es una herramienta de prueba y detección de fallas que genera un pulso de corta duración cuando se acciona manualmente.

Detección de Fallas • Fig 8-53 pag 483 • El pulsador de la figura esta diseñado de modo que detecta el nivel de voltaje del nodo y produce un pulso de voltaje en la dirección opuesta.

Detección de Fallas • El pulsador no puede producir un pulso de voltaje en un nodo que este directamente cortocircuitado a tierra o Vcc.

Uso del pulsador lógico para ver la respuesta de un circuito • Un pulsador lógico se puede usar para inyectar un pulso o una serie de pulsos en forma manual a fin de probar la respuesta del circuito. • En la figura anterior se prueba la operación de cambio de estado de los flip-flop j-k aplicando pulsos del pulsador lógico y controlando la salida Q con el probador lógico. Observe que el pulsador lógico se aplica al nodo sin desconectar la compuerta NAND lo que lo hace una herramienta muy útil.

Búsqueda de nodos cortocircuitados • El pulsador y probador lógico se pueden utilizar para comprobar si hay nodos cortocircuitados directamente a tierra o Vcc. • Si se colocan ambos en el mismo nodo y al presionar el pulsador el probador no indica un pulso hay una cortocircuito. • Si el estado del probador lógico permanece en estado bajo estable, hay un cortocircuito a tierra. • Si el estado del probador lógico permanece en estado alto estable, hay un cortocircuito a Vcc.

Rastreador de corriente •

Un detector de corriente es una herramienta de detección de fallas que permite encontrar una corriente cambiante en un alambre.

•

Este posee una punta aislada que contiene una bobina de captación magnética.

•

Cuando la punta se coloca en un punto en el circuito, detecta un campo magnético cambiante que produce una corriente variable y causa que destelle un LED indicador pequeño.

•

Un rastreador de corriente se utiliza con un pulsador para rastrear la ubicación exacta de cortocircuitos a tierra o Vcc (como se ve en la figura a continuación ).

•

La combinación pulsador-rastreador es muy útil para detectar fallas de circuitos donde están conectadas muchas salidas con colector abierto, con drenador abierto o de triestados, a un punto común que esta fijado en bajo o en alto.

• Fig 8-54 pag 485