Laboratorio Contador Sincronico Vhdl
This document was uploaded by user and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this DMCA report form. Report DMCA
Overview
Download & View Laboratorio Contador Sincronico Vhdl as PDF for free.
More details
- Words: 67
- Pages: 1
LABORATORIO SISTEMAS DIGITALES Contador sincrónico
Utilizando lenguaje de programación VHDL, desarrollar un circuito contador sincrónico descendente con visualización por display de ánodo común. Entradas: • Datos Programables (D3:D0) • Carga (L) • Reset (CLR) • Reloj (C) • Común para el ánodo del display Las salidas del dispositivo CPLD o FPGA debe activar directamente los segmentos del display ( g f e d c b a ).
Utilizando lenguaje de programación VHDL, desarrollar un circuito contador sincrónico descendente con visualización por display de ánodo común. Entradas: • Datos Programables (D3:D0) • Carga (L) • Reset (CLR) • Reloj (C) • Común para el ánodo del display Las salidas del dispositivo CPLD o FPGA debe activar directamente los segmentos del display ( g f e d c b a ).
