Chipset Y Arquitecturas De Microprocesadores De 64 Bits

  • November 2019
  • PDF

This document was uploaded by user and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this DMCA report form. Report DMCA


Overview

Download & View Chipset Y Arquitecturas De Microprocesadores De 64 Bits as PDF for free.

More details

  • Words: 663
  • Pages: 3
CHIPSET PARA MICROPROCESADORES DE 64 BITS • • • • • • • • • • • • • •

Intel 4004: f14cadc Mos 6502: 65co2, 65c816 Motorota 6800: 6805,6807,6808 Zilog z80: amstrad Intel 8086: mycron 2000 Intel Pentium: 430hx,430tx Intel Pentium II: 450nx,440bx,440ex Intel Pentium III: 840,815,815e,810,810ez Intel Pentium 4: 423,478,775,850 Intel Pentium Xeon: 603,860,840 Intel Pentium Xeon MP: 603 version gc-le Intel Pentium M: 479,478 Intel Pentium D: lga 775,845 gv Intel Pentium 2Duo :775

ARQUITECTURA DE MICROPROCESADORES DE 64 BITS La arquitectura DEC Alpha: La organización de sus registros es de uso general con una arquitectura que se puede encuadrar como de registro-registro. Esto hace que la mayoría de sus instrucciones operen sobre los registros, haciendo uso de la memoria RAM sólo para instrucciones de carga y almacenamiento. La razón es que se intenta minimizar los accesos a memoria, puesto que suponen el cuello de botella para los procesadores actuales. La longitud de palabra de los registros es de 64 bits, ya sea desde el PC (contador de programa), pasando por los registros de enteros, punto flotante, etc... El primer procesador que hizo gala de la tecnología Alpha fue el 21064.

La arquitectura IA-64: Línea de procesadores Itanium e Itanium 2. Representan el diseño de producto más complejo del mundo con más de 1.700 millones de transistores. Esto permite obtener sólidas capacidades de virtualización, mejorar la confiabilidad y niveles de rendimiento líderes del mercado. La arquitectura AMD64: El conjunto de instrucciones del AMD x86-64 (renombrado posteriormente como AMD64) es una extensión directa de la arquitectura del x86 a una arquitectura de 64 bits, motivado por el hecho de que los 4GB de memoria que son direccionables directamente por una CPU de 32 bits ya no es suficiente para todas las aplicaciones. El primer procesador con soporte para este conjunto de instrucciones fue el Opteron, lanzado en abril de 2003. Posteriormente ha sido implementado en múltiples variantes del Athlon 64 y del Pentium 4 de Intel, en éste último caso bajo una versión de Intel llamada EM64T. La arquitectura SPARC: Es la primera arquitectura RISC abierta y como tal las especificaciones de diseño están publicadas, así otros fabricantes de microprocesadores pueden desarrollar su propio diseño. Una de las ideas innovadoras de esta arquitectura es la ventana de registros que permite hacer fácilmente compiladores de alto rendimiento y una significativa reducción de memoria en las instrucciones load/restore en relación con otras arquitecturas RISC. Las ventajas se aprecian sobre todo en programas grandes. La cpu SPARC esta compuesta de una unidad entera, UI (Integer Unit) que procesa la ejecución básica y una FPU (Floating-Point Unit) que ejecuta las operaciones y cálculos de reales. La IU y la FPU pueden o no estar integradas en el mismo chip. Aunque no es una parte formal de la arquitectura, las computadoras basadas en sistemas SPARC de Sun Microsystems tienen una unidad de manejo de memoria (MMU) y un gran caché de direcciones virtuales (para instrucciones y datos) que están dispuestos periféricamente sobre un bus de datos y direcciones de 32 bits.

La arquitectura POWER: Es usada en servidores IBM. Pero sin embargo hay muchos microprocesadores que son derivados o variantes de este que se encuentran en gran variedad de equipos que van desde computadores para automóviles hasta consolas de videojuegos. Su nombre proviene de "Performance Optimization With Enhanced RISC". La arquitectura PA-RISC: Una característica interesante de PA-RISC es que la mayoría de sus microprocesadores no tiene caché L2. En su lugar se implementaba una caché L1 mayor, formada por chips separados conectados al microprocesador a través de un bus (actualmente esta integrada en el propio chip). Sólo el modelo PA-7300LC tiene caché L2. Otra innovación de esta arquitectura fue la adición de un repertorio de instrucción multimedia (SIMD) conocido como MAX e introducido por primera vez en el 7100LC. También se suelen referir a ella como la arquitectura HP/PA, Hewlett Packard Precision Architecture. PA se desarrolla en Palo Alto, donde se encuentra la central de HP.

Related Documents