Supp-mat-2.pdf

Digitaltechnik Vorlesung 2: Zusätzliches Material Mathieu Luisier Institut für Integrierte Systeme, ETH Zürich |

23.09.18

|

1

ODER Verknüpfung Wenn Aussage A (Eingang) wahr oder Aussage B (Eingang) wahr ist, dann ist Aussage Y (Ausgang) wahr (1) Schalterlogik:

𝑨

𝒀

VDD=0.8 V

𝝋𝒀 =0

𝑩

I=0

Parallelchaltung UR=0 R>0 Widerstand

Masse

(2) Wahrheitstabelle: 0 = & 0 V (Masse) 1= & 0.8 V (VDD)

A

B

Y

0

0

0

0

1

1

1

0

1

1

1

1

|

23.09.18

|

2

ODER Verknüpfung Wenn Aussage A (Eingang) wahr oder Aussage B (Eingang) wahr ist, dann ist Aussage Y (Ausgang) wahr (1) Schalterlogik: VDD=0.8 V

I=VDD/R

𝑨

IA=0

𝑩

IB=I

𝒀 𝝋𝒀 =VDD

Parallelchaltung UR=VDD R>0 Widerstand

Masse

(2) Wahrheitstabelle: 0 = & 0 V (Masse) 1= & 0.8 V (VDD)

A

B

Y

0

0

0

0

1

1

1

0

1

1

1

1

|

23.09.18

|

3

ODER Verknüpfung Wenn Aussage A (Eingang) wahr oder Aussage B (Eingang) wahr ist, dann ist Aussage Y (Ausgang) wahr (1) Schalterlogik: VDD=0.8 V

I=VDD/R

𝑨

IA=I

𝑩

IB=0

𝒀 𝝋𝒀 =VDD

Parallelchaltung UR=VDD R>0 Widerstand

Masse

(2) Wahrheitstabelle: 0 = & 0 V (Masse) 1= & 0.8 V (VDD)

A

B

Y

0

0

0

0

1

1

1

0

1

1

1

1

|

23.09.18

|

4

ODER Verknüpfung Wenn Aussage A (Eingang) wahr oder Aussage B (Eingang) wahr ist, dann ist Aussage Y (Ausgang) wahr (1) Schalterlogik: VDD=0.8 V

𝑨

IA=I/2

𝑩

I=VDD/R IB=I/2

𝒀 𝝋𝒀 =VDD

Parallelchaltung UR=VDD R>0 Widerstand

Masse

(2) Wahrheitstabelle: 0 = & 0 V (Masse) 1= & 0.8 V (VDD)

A

B

Y

0

0

0

0

1

1

1

0

1

1

1

1

|

23.09.18

|

5

ÄQUIVALENZ-Verknüpfung, XNOR-GATTER

Wahrheitstabelle: A

B

*∧𝐁 * 𝐒=𝐀

𝐐 = 𝐀∧𝐁

Y= 𝐒 ∨ 𝐐

0

0

1

0

1

0

1

0

0

0

1

0

0

0

0

1

1

0

1

1

Nur wenn beide Eingänge äquivalent sind, ist der Ausgang 1

|

23.09.18

|

6

Wahrheitstabelle eines UND-Gatters mit 3 Eingängen Die Wahrheitstabelle eines UND-Gatters mit 3 Eingängen besitzt 4 Spalten und 23=8 Zeilen A

B

C

Y

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

1

0

0

0

1

0

1

0

1

1

0

0

1

1

1

1

|

23.09.18

|

7

NOR-Gatter mit 4 Eingängen A

≥1

B C D Y Zeit

Nur wenn A=B=C=D=0 ist Y=1 |

|

NAND mit 3 Eingängen aus 3 Schaltern NAND-Gatter VDD=0.8 V

𝒀 Widerstand

𝑨

𝑩

𝑪

R>0 Masse

Wenn A=B=C=1, dann ist der Ausgang Y mit der Masse gebunden, i.e. Y=1 und die angelegte Spannung VDD=0.8 V fällt über den Serie Widerstand R. Der Vorteil dieser Variante ist, dass die Verzögerungszeit, bis das Signal am Ausgang Y geändert wird, wenn die Eingänge modifiziert werden, viel kleiner ist als im Fall von kombinierten Grundgattern. |

|

Schaltnetz zu analysieren (1) Schaltnezt A S

B

Y

C R Q

Logische Gleichung 𝐘=

𝐀 2 𝐁 2 𝐂 + (( 𝐁 2 𝐂 + 𝐀) 2 𝐂7) |

|

Schaltnetz zu analysieren (2) Wahrheitstabelle A

B

C

S

Q

R

Y

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

1

0

0

0

0

0

0

1

1

0

1

0

0

1

0

0

0

1

1

1

1

0

1

0

1

0

0

1

1

0

0

1

1

1

1

1

1

1

1

0

1

S= 𝐀 2 𝐁 2 𝐂

Q= 𝐁 2 𝐂 + 𝐀

R= 𝐐 2 𝐂7

𝐘= 𝐒+𝐑 |

|

Schaltnetz zu analysieren (3) Wann ist Y=1? Es gibt 3 Fälle, wo Y=1: • Wenn A=1 UND B=0 UND C=0

(1)

ODER • Wenn A=1 UND B=1 UND C=0

(2)

ODER • Wenn A=1 UND B=1 UND C=1

(3)

Diese 3 Bedingungen können so zusammengefasst werden: Y = A2* B 2 C7 + A 2 B 2 C7 + A 2 B 2 C (1)

(2)

(3)

|

|