Seu2012_fet

Dr. N.M. Safri/SEU2012_FET

Dr. orlaili Mat Safri

Field Effect Transistor (FET)

Chapter 3

(ELECTRO ICS)

ELEKTRO IK

SEU 2012

1

5. AC Analysis

4. DC Analysis

3. JFET biasing circuit

Dr. N.M. Safri/SEU2012_FET

2. I-V characteristics & operating region

1. JFET construction and schematic symbol

In this chapter, we will learn:

2

Dr. N.M. Safri/SEU2012_FET

3


Transistor kesan medan (Field Effect Transistor) @ FET merupakan transistor ekakutub (unipolar) di mana pengaliran arus hanya disebabkan oleh pembawa arus majoriti sahaja iaitu samada lubang (hol) atau elektron.
Keadaan ini berbeza dengan BJT yang merupakan peranti dwikutub (bipolar) di mana pengaliran arus disebabkan kedua-dua pembawa arus majoriti dan minoriti iaitu elektron dan lubang (hol).
FET merupakan peranti kawalan voltan di mana voltan pada satu terminal iaitu VGS mengawal jumplah arus ID yang mengalir melalui peranti tersebut. Manakala BJT adalah peranti kawalan arus di mana arus IB mengawal arus IC.
FET terbahagi kepada dua jenis iaitu transistor kesan medan simpang (Junction FET@JFET) dan transistor kesan medan separuh pengalir oksida logam (Metal Oxide Semiconductor FET@MOSFET).

Background:

Dr. N.M. Safri/SEU2012_FET

4

5. FET adalah lebih kecil berbanding BJT dari segi saiz pembuatan. Oleh itu FET terutamanya jenis MOSFET menggunakan ruang yang lebih kecil dalam litar bersepadu (Integrated Circuit@IC) berbanding BJT.

4. FET lebih stabil dari segi suhu berbanding dengan BJT dimana titik-Q bagi FET tidak mudah berubah dengan perubahan suhu berbanding BJT.

3. FET kurang dipengaruhi oleh hingar berbanding BJT di mana ia sesuai digunakan pada peringkat masukan untuk penguat tahap-rendah terutamanya dalam sistem audio.

2. FET sesuai digunakan untuk merekabentuk get-get logik kerana ia tidak menghasilkan voltan ofset.

1. Mempunyai rintangan masukan yang tinggi iaitu beberapa MΩ untuk FET berbanding dengan beberapa kΩ untuk BJT.


FET mempunyai beberapa kelebihan berbanding BJT seperti berikut:-

Background:

Gate (G)

Gate (G)

Dr. N.M. Safri/SEU2012_FET

Fig.1: N-channel JFET

Source (S)

n

n p

n

Drain (D)

p

Source (S)

p

n

Drain (D)

JFET Construction & Schematic Symbol

5

Gate (G) G

S

D

Dr. N.M. Safri/SEU2012_FET

Fig.2: Schematic symbol of N-channel JFET

Source (S)

n

n p

n

Drain (D)

JFET Construction & Schematic Symbol

6

G

S

D

G

p

n

D

S

p

VDD

ID

Vp

Dr. N.M. Safri/SEU2012_FET

Fig.1: N-channel JFET (Drain characteristics)

－

+

JFET I-V Characteristics

VDS (V)

7

G

S

D

G

p

n

D

S

p

VDD > Vp

IDSS

ID

Vp

Dr. N.M. Safri/SEU2012_FET

VDS (V)

VGS = 0 V

Fig.1: N-channel JFET (Drain characteristics)

－

+

JFET I-V Characteristics

8

+

VGG －

G

S

D

G

p

n

D

S

p

VDD

IDSS

ID

Vp

VDS (V)

VGS = Cutoff region

Active region

Dr. N.M. Safri/SEU2012_FET

VGS = -ve

9

- Vp = VGS (off)

VGS = 0 V

Fig.1: N-channel JFET (Drain (Outputcharacteristics) characteristics)

－

+

JFET I-V Characteristics

Ohmic region

VGS (V)

VGS (off)

- Vp -3

2

-1

ID IDSS

IDSS

ID

Vp VDS (V)

Dr. N.M. Safri/SEU2012_FET

VGS = -ve

10

VGS = - Vp = VGS (off)

VGS = 0 V

Fig.2: N-channel JFET (Input characteristics)

-2

 VGS  I D = I DSS 1 −  V GS ( off )  

JFET I-V Characteristics

Dimana;

g mo =

2 I DSS VGS ( off )

Dr. N.M. Safri/SEU2012_FET

iaitu nilai kealiran pindah semasa VGS = 0V

 VGS   g m = g mo 1 −   VGS ( off ) 


Kealiran-pindah hadapan punca-sepunya (Common source forward transconductance)
gm (juga dikenali sebagai gfs)
Unit gm ialah Siemens (S)

PARAMETER ARUS-ULA#GALIK (AU) JFET

11

gm =

∆I D ∆VGS V DSQ

VGS (off) Dr. N.M. Safri/SEU2012_FET

VGS (V)

- Vp

Titik-Q

-3

∆VGS

-2

ilai gm juga boleh diperolehi dari graf ciri pindah:

-1

∆ID

IDSS

ID

PARAMETER ARUS-ULA#GALIK (AU) JFET

12

Maka

Dr. N.M. Safri/SEU2012_FET

gm =

ID I DSS

2

VGS  I D   1−  I DSS  VGS ( off ) 

 VGS  = atau 1 −   VGS ( off ) 

tetapi

  V 1 − GS    V GS ( off )  

 VGS    I D = I DSS 1 −   VGS ( off ) 

2 I DSS gm = VGS ( off )

Secara penghampiran, rumus untuk menentukan nilai gm ialah

PARAMETER ARUS-ULA#GALIK (AU) JFET

13

Ai = io / ii. Dr. N.M. Safri/SEU2012_FET

v. Kirakan gandaan voltan Av = Vo / Vi dan gandaan arus

iv. Kirakan galangan masukan Zi dan galangan keluaran Zo.

iii. Lukiskan litar setara AU pada frekuensi pertengahan.

14

ii. Kirakan nilai-nilai parameter model hibrid-π iaitu gm dan rd.

VGSQ.

i. Kirakan titik kendalian AT iaitu nilai arus IDQ dan voltan

1. Rajah berikut menunjukkan litar pe nguat JFET pincangan diri dengan pemuat CS bagi konfigurasi sumber sepunya (CS). Diberi IDSS = 8 mA, VGS(off) = -4 V dan YOS = 40 µS.

JFET PI#CA#GA# DIRI

Vi

ii

Zi

RG 10M Ω

C1

ID

CS

2.2kΩ C2

Zo

RL 10kΩ

+ V D D (+12 V )

Dr. N.M. Safri/SEU2012_FET

RS 750Ω

IG V G S

RD

JFET PI#CA#GA# DIRI

Vo

io

15

Vi

ii

Zi

IG VGS

RG RS 10MΩ 750Ω

C1

RD ID

CS Zo

RL 10kΩ Vo

io

16

Semua pemuat (capacitor) hendaklah dilitarbukakan.

i. Analisis AT

Dr. N.M. Safri/SEU2012_FET

2.2kΩ C2

+ VDD (+12 V)

JFET PI#CA#GA# DIRI -Analisis AT (DC Analysis)-

Vi

ii

IG VGS

Zi

RG RS 10MΩ 750Ω

C1

RD ID

CS

2.2kΩ C2 io

Zo

VGS

RD

RS 750Ω

IG =0 A

RG 10M Ω

Dr. N.M. Safri/SEU2012_FET

RL 10kΩ Vo

+ VDD (+12 V)

Semua pemuat (capacitor) hendaklah dilitarbukakan.

Analisis AT

JFET PI#CA#GA# DIRI -Analisis AT (DC Analysis)-

ID

2.2kΩ

17

+ VDD (+12 V)

RG 10M Ω

750Ω

VGS

I R S

IG =0 A

RD

ID

2.2kΩ

L (i )

2

18

 VGS    Diketahui juga I D = I DSS 1 −   VGS ( off )  Diberi I DSS = 8 mA dan VGS ( off ) = −4V , maka 2  VGS  I D = (8m)1 −   (−4)  Masukkan persamaan (i ) ke dalam persamaan di atas 2  ( − I D RS )  I D = (8m)1 −  (−4)  

∴VGS = − I D RS

Oleh ker ana I G = 0 A dan I S = I D

Dr. N.M. Safri/SEU2012_FET

+ V DD (+12 V )

1. Gelung I

VGS + VGS + VRS = 0 I G RG + VGS + I S RS = 0

JFET PI#CA#GA# DIRI -Analisis AT (DC Analysis)-

RG 10M Ω

750Ω

VGS

I R S

IG =0 A

RD

ID

2.2kΩ

Olek ker ana I D ≤ I DSS , maka I D = 2.42 mA

4 ± (4) 2 − 4(281.25)(8m) ID = 2(281.25) I D = 2.42 mA @ 11.81 mA

Dengan menggunakan rumus − b ± b2 − 4ac ID = 2a

L samb. 2 ∴ 281.25I D − 4 I D + 8m = 0

1. Gelung I

Dr. N.M. Safri/SEU2012_FET

+ V DD (+12 V )

JFET PI#CA#GA# DIRI -Analisis AT (DC Analysis)-

19

RG 10M Ω

750Ω

VGS

I R S

IG =0 A

RD

ID

2.2kΩ

20

Oleh ker ana VGS > VGS ( off ) (bagi # − ch) ∴VGS sebenar adalah VGS = −1.82 V dan I S = I D = 2.42 mA

Sekiranya I D = 11.81mA Dari rumus(i ) VGS = − I D (750) VGS = −(11.81m)(750) ∴VGS = −8.86 V

Dr. N.M. Safri/SEU2012_FET

+ V DD (+12 V )

1. Gelung I

L samb. Sekiranya I D = 2.42mA Dari rumus(i ) VGS = − I D (750) VGS = −(2.42m)(750) ∴VGS = −1.82 V

JFET PI#CA#GA# DIRI -Analisis AT (DC Analysis)-

2(8m)  (−1.82)   1 − (−4)  4 

  1 − VGS   V  GS ( off )  

= 2.18 (mS )

=

2 I DSS gm = VGS ( off )

ii. - Kealiranpindah gm

Dr. N.M. Safri/SEU2012_FET

JFET PI#CA#GA# DIRI -Analisis AU (AC Analysis)-

rd @ rds =

1 YOS 1 = 40 µS = 25 (kΩ)

- Rintangan rd

21

vi

Zi

ii

RG

ig=0

vgs

g

s

gmvgs

d

RD

Zo

RL vo

Dr. N.M. Safri/SEU2012_FET

rds

io

iii. Litar setara AU adalah seperti di bawah.

JFET PI#CA#GA# DIRI -Analisis AU (AC Analysis)-

22

Semua bekalan voltan (cth VCC) dan semua pemuat (cth C1 dan C2) hendaklah dipintaskan.

Analisis AU

Zi

ii

RG

vgs

ig=0Ag

s

rds

d

RC

Zo 23

Z o = RD rds = 2.2k 25 k = 2.02 (kΩ )

- Galangan keluaran Zo

Dr. N.M. Safri/SEU2012_FET

Z i = RG = 10 ( MΩ)

iv. - Galangan masukan Zi

JFET PI#CA#GA# DIRI -Analisis AU (AC Analysis)-

vo Av = vi = − g m (RD rds RL ) = −(2.25m)(1.68k ) = −3.78

v. - Gandaan voltan Av io ii RD rds

gm Zi

Dr. N.M. Safri/SEU2012_FET

vo = − g m v gs ( RD rds RL ) vi = v gs = ii Z i ZO io = − ( g m v gs ) Z O + RL 24

( RD rds ) + RL 2.02 kΩ =− (2.25 mS )(10 MΩ) 2.02kΩ + 10kΩ = −3781

=−

Ai =

- Gandaan arus Ai

JFET PI#CA#GA# DIRI -Analisis AU (AC Analysis)-