Reporte De La Practica 5.docx

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Laboratorio de Electrónica Digital Ing. Juan Ángel Garza Garza Brigada:402, jueves, M3 y M4 Leonardo Miguel Rico de la Cerda Matricula: 1680034 Carrera: IMTC No.Lista: 7 Practica 5: Minimización de funciones booleanas

Semestre Enero-junio 2019 Fecha de realización: 28 de febrero del 2019

Problema establecido

Tabla de verdad m 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

F1 0 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0

F2 0 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1

Ecuaciones Mínimas F1=A’B+A’CD’ F2=(AB’CD+A’B’D’+ABCD’)’ Mapas de Karnaugh F1

AB

F2

AB

00

01

11

10

00

01

11

10

0

1

0

0

0

1

1

1

0

1

0

0

1

1

1

1

CD

CD 0

1

0

0

1

1

1

0

1

1

0

0

0

1

0

1

Isp lever 1.- Primero programamos el chip en el parte donde dice source seleccionamos el lenguaje Abel-HDL module y escribimos las ecuaciones del problema establecido y con el comando Test Vectors sacar cuando tiende 0 o 1 las salidas

2.- Checamos las ecuaciones minimas con el chip report y si las entradas y salidas están en donde se programó.

3.- Abrir test vectors y que coincidan con la tabla de verdad

Proteus Paso 1.- Armamos el circuito que se va a simular

Paso 2.- Ejecutamos el jedec en el Gal

Paso 3.- Simulamos el funcionamiento del GAL22V10D en proteus

Protoboard

Conclusiones Aprendi a utilizar el software Isp lever para programar el GAL22V10D y a simularlo en proteus, y aprendi a minimizar ecuaciones con lo mapas de Karnaugh Recomendaciones La facultad debería de implementar más cursos donde sean más interactivos ya que como aprendizaje te deja experiencia para trabajar y en la formación como ingeniero.

Bibliografía http://jagarza.fime.uanl.mx/