Primerlabdiseñodigital1.docx

LABORATORIO N°1: “RECONOCIMIENTO DE LA TARJETA NEXYS 2” Consultar el datasheet de la Nexys 2 proveída por la página de Digilent. RESUMEN En este informe se realiza la traducción al español del datasheet de la tarjeta Nexys 2, en el cual se describen las principales características, funciones y especificaciones que posee dicha tarjeta. Así mismo la mención y ubicación de cada una de sus partes.

PALABRAS CLAVES Traduccion, Nexys 2, datasheet.

INTRODUCCIÓN Las placas (o tarjetas) de desarrollo de hardware son una computadora completa en un sólo circuito. El diseño se centra en un sólo microprocesador con la RAM, E/S y todas las demás características de un computador funcional en una sola tarjeta que suele ser de tamaño reducido, y que tiene todo lo que necesita en la placa base. Con el desarrollo de la computadora personal hubo un giro lejos de los computadores de una tarjeta, con computadores que tenían una placa base que debía ser conectada a tarjetas de extensión que proveían los puertos seriales, controlador para discos duros, de gráficos y de sonido. Recientemente esta tendencia parece haberse invertido ya que los fabricantes cada vez ponen más características como el sonido, red, E/S e incluso gráficos en la placa base.

OBJETIVOS 

Conocer las principales características y prestaciones que ofrece la tarjeta Nexys 2.

ANALISIS PRELIMINAR

MARCO TEORICO MANUAL DE REFERENCIA DE LA PLACA DIGILENT NEXYS2 Visión de conjunto La placa de circuito Nexys2 es una plataforma de desarrollo de circuitos completo listo para usar basado en una FPGA Xilinx Spartan 3E. Su puerto a bordo de alta velocidad USB2, 16 MB de RAM y ROM, y varios dispositivos de E /S y los puertos lo convierten en una plataforma ideal para los sistemas digitales de todo tipo, incluyendo los sistemas de procesadores embebidos basados en MicroBlaze de Xilinx. El puerto USB2 ofrece tarjeta de potencia y una interfaz de programación, por lo que la junta Nexys2 se puede utilizar con un ordenador portátil para crear una estación de diseño verdaderamente portátil. El Nexys2 trae tecnologías que conducen a una plataforma que cualquiera puede utilizar para ganar experiencia en diseño digital. Puede alojar un sinnúmero de sistemas digitales basados en FPGA, y diseños pueden crecer fácilmente más allá de la placa utilizando cualquiera o todos los cinco conectores de expansión. Cuatro conectores 12 pines módulo periférico (PMOD) pueden acomodar hasta ocho Pmods de bajo costo para añadir características como el control motor, A / D y D / A de conversión, circuitos de audio, y una serie de interfaces de sensores y actuadores. Todas las señales accesibles por el usuario en el tablero Nexys2 son EDS y corto circuito protegido, garantizando una larga vida útil en cualquier entorno. La junta Nexys2 es totalmente compatible con todas las versiones de las herramientas Xilinx ISE, incluyendo el WebPack libre. Ahora cualquiera puede construir sistemas digitales reales por menos del precio de un libro de texto.

Fuentes de alimentación El bus de entrada de potencia de entrada tablero Nexys2 puede ser expulsado de un

cable USB, desde un 5 V CC-15 V CC, positivo al centro, 2,1 mm de suministro de tacos, o de un paquete de baterías. Un bloque de cortocircuito cargado en el “poder seleccionar” puente selecciona la fuente de alimentación. El sistema de circuitos USB está siempre alimentada desde el cable USB - si no cable USB está conectado, el circuito USB se queda sin alimentación. El bus de potencia de entrada conduce un regulador de voltaje de 3,3 V que suministra toda la corriente necesaria bordo. Algunos dispositivos requieren 2,5 V, 1,8 V, 1,2 V y suministros, además de la alimentación principal de 3,3 V, y estos suministros adicionales son creados por los reguladores que toman su entrada desde el suministro principal de 3.3V. Los suministros primarios son generados por reguladores de conmutación altamente eficientes de Linear Technology. Estos reguladores no sólo utilizan la energía del USB de manera eficiente, sino que también permiten la Nexys2 a ejecutar desde los paquetes de baterías durante períodos prolongados. La corriente total bordo depende de la configuración de la FPGA, frecuencia de reloj, y las conexiones externas. En los circuitos de prueba con aproximadamente 20K puertas enrutados, una fuente de reloj de 50 MHz, y todos los LEDs iluminados, sobre 200 mA de la corriente se extrae de la alimentación de 1,2 V, 50 mA de la alimentación de 2,5 V, y 100 mA de la fuente de 3.3V. corriente necesaria aumentará si los circuitos de mayor tamaño se configuran en la FPGA, y si las juntas periféricas se adjunta. La tabla anterior se resumen los parámetros de suministro de energía. La junta Nexys2 también puede recibir energía de (o suministrar potencia a) un tablero de periférico conectado a un conector Pmod o a la gran conector de expansión 100 pines. Los puentes cerca de los conectores pmod y conector de expansión grande (JP1 - JP5) pueden conectarse bus de potencia de entrada del Nexys2 de pines de alimentación del conector. Los puentes PMOD se pueden utilizar para la ruta o bien el bus de potencia de entrada o de 3,3 V regulada a los pines de

alimentación PMOD, mientras que el puente conector de expansión sólo puede hacer o romper una conexión con el bus de potencia de entrada. La potencia USB se suministra a los circuitos USB directamente, pero con el resto de la junta a través de un interruptor electrónico (Q1 en el esquema Nexys2). El controlador USB de a bordo se enciende el interruptor Q1 sólo después de informar a la PC host que más de 100 mA serán atraídos a través del cable USB (como es requerido por la especificación USB). Un host USB sólo puede suministrar 500mA de corriente a 5 V CC. Cuando se utiliza la energía del USB, se debe tener cuidado para asegurar la junta Nexys2 como cualquier tarjeta de periféricos conectados no dibujar más de 500 mA, o daños a la máquina puede resultar. La junta Nexys2 normalmente consume alrededor de 300mA de corriente USB, dejando alrededor de 200 mA para las juntas periféricas. Si las juntas periféricas requieren más corriente que el cable USB puede suministrar, una fuente de alimentación externa debe ser utilizado. La junta Nexys2 utiliza un PCB de seis capas, con las capas internas dedicadas a VCC y GND planos. La FPGA y los otros circuitos integrados en el tablero todos tienen un gran complemento de capacitores de paso colocados lo más cerca posible a cada pin VCC. Los condensadores de enrutamiento fuente de alimentación y derivación resultan en una fuente de alimentación muy limpio, estable y de bajo ruido.

FPGA y configuración de la plataforma Flash La FPGA en el tablero Nexys2 debe estar configurado (o programado) por el usuario antes de que pueda realizar ninguna función. Durante la configuración, un archivo “bit” se transfiere en células de memoria dentro de la FPGA para definir las funciones lógicas y las interconexiones de circuito. El software de CAD: ISE / WebPack de Xilinx se puede utilizar para crear archivos de bits de VHDL, Verilog, o archivos de origen basada en esquemáticos.

El FPGA se puede programar de dos maneras: directamente desde un PC a través del puerto USB de a bordo, y desde una plataforma Flash ROM de a bordo (el Flash ROM también es programable por el usuario a través del puerto USB). Un puente en la placa Nexys2 determina qué fuente (PC o ROM) la FPGA utilizará para cargar su configuración. El FPGA se cargará automáticamente una configuración de la ROM de la plataforma Flash en el encendido si el puente modo de configuración está ajustado en “serie Maestro”. Si el puente de modo está ajustado a “JTAG”, la FPGA aguardará la programación desde el PC (a través del cable USB). Adepto de software basado en PC libre disposición de Digilent se puede utilizar para configurar la FPGA y la plataforma Flash con cualquier archivo adecuado almacena en el ordenador. Adept utiliza el cable USB transferir un archivo de bits seleccionada desde el PC a la FPGA o plataforma Flash ROM. Después de configurar la FPGA, lo seguirá siendo hasta que se restablece mediante un evento de ciclo de alimentación o mediante el botón de reinicio FPGA (BTNR) ser presionado. La ROM Flash plataforma conservará un archivo de bits hasta que se reprograma, independientemente de los eventos del ciclo de potencia. Para la programación Nexys2 usando Adept, conecte el cable USB a la tarjeta (si no va a utilizar la energía del USB, conectar una fuente de alimentación adecuada a la toma de alimentación o el conector de la batería en el tablero, y ajuste el interruptor de alimentación en “pared” o "murciélago"). Ejecutar el software de Adept, y esperar a que el FPGA y la Plataforma Flash ROM para ser reconocido. Utilice la función de búsqueda para asociar el archivo .bit deseado con la FPGA, y / o el archivo de .mcs deseados con la ROM de la plataforma Flash. Haga clic derecho en el dispositivo, para ser programada y seleccione la función “programa”. El archivo de configuración se enviará a la FPGA o plataforma Flash, y el software le indicará si la programación se ha realizado correctamente. La configuración “Hecho” LED se iluminará después de la FPGA se ha configurado correctamente. Para más información sobre el

uso Adept, por favor consulte la documentación Adept disponible en la página web Digilent. La junta Nexys2 también puede ser programado usando el software de Xilinx iMPACT mediante la conexión de un cable de programación adecuado para el encabezado JTAG. JTAG3 cable de Digilent o cualquier otro cable de Xilinx se pueden utilizar.

interruptores deslizantes generan constantes entradas de alta o baja en función de su posición. entradas de pulsador e interruptor deslizante utilizan una resistencia en serie para la protección contra cortocircuitos (un cortocircuito podría ocurrir si un pasador de FPGA asignado a un conmutador de botón pulsador o portaobjetos se inadvertidamente define como una salida). Salidas: LEDs

Una configuración de demostración se carga en la plataforma Flash en el tablero Nexys2 durante la fabricación. Esa configuración, también disponible en la página web Digilent, se puede utilizar para comprobar todos los dispositivos y circuitos de la placa Nexys2. Relojes La junta Nexys2 incluye un oscilador de 50 MHz y un zócalo para un segundo oscilador. señales de reloj de los osciladores se conectan a los pines de entrada de reloj mundial en la FPGA para que puedan conducir los bloques del sintetizador de reloj disponible en FPGA. Los sintetizadores de reloj (llamadas DLLs, o bucles cerrado de retardo) proporcionan capacidades de gestión de reloj que incluyen duplicar o cuadriplicar la frecuencia de entrada, que dividen la frecuencia de entrada por cualquier múltiplo entero, y que definen las relaciones de fase y precisos del retardo entre las diversas señales de reloj.

Usuario I / O La junta Nexys2 incluye varios dispositivos de entrada, dispositivos de salida, y puertos de datos, lo que permite muchos diseños para ser implementados sin necesidad de ningún otro componente. Entradas: Conmutadores pulsadores

deslizantes

y

Cuatro pulsadores y ocho interruptores deslizantes se proporcionan para entradas del circuito. entradas de pulsador son normalmente bajos, y que son impulsados alta sólo cuando se pulsa el botón pulsador.

Ocho LEDs se proporcionan para salidas del circuito. ánodos LED son accionados desde la FPGA a través de 390 ohmios resistencias, por lo que la salida de un '1' lógico se iluminará con 3-4ma de corriente de accionamiento. Un noveno LED se proporciona como un LED de encendido, y la décima parte del LED indica el estado de programación de FPGAs. Tenga en cuenta que los LEDs 4-7 tienen diferentes asignaciones de patillas debido a la distribución de los pines diferencias entre el 500 y el troquel -1200. Salidas: siete segmentos de visualización La junta Nexys2 contiene un ánodo común pantalla LED de siete segmentos de cuatro dígitos. Cada uno de los cuatro dígitos se compone de siete segmentos dispuestos en un patrón “figura de 8”, con un LED incorporado en cada segmento. LEDs de segmento pueden ser iluminados individualmente, por lo que uno cualquiera de los 128 patrones se pueden mostrar en un dígito mediante la iluminación de ciertos segmentos LED y dejando a los demás oscuro. De estos 128 patrones posibles, los diez que corresponde a los dígitos decimales son las más útiles. Los ánodos de los siete LED que forman cada dígito se atan juntos en un nodo de circuito “ánodo común”, pero los cátodos LED permanecen separados. Las señales de ánodo común están disponibles como cuatro “dígitos enable” señales de entrada a la pantalla de 4 dígitos. Los cátodos de segmentos similares en las cuatro pantallas están conectadas en siete nodos de circuito etiquetados CA a través de CG (así, por ejemplo, los cuatro cátodos de “D” de los

cuatro dígitos se agrupan juntos en un nodo de circuito single llamado “CD”). Estos siete señales de cátodo están disponibles como entradas a la pantalla de 4 dígitos. Este esquema de conexión de señal crea una pantalla multiplexada, donde las señales de cátodo son comunes a todos los dígitos, pero sólo puede iluminar los segmentos del dígito cuya señal ánodo correspondiente se afirma. Un circuito controlador de pantalla de exploración se puede utilizar para mostrar un número de cuatro dígitos en esta pantalla. Este circuito conduce las señales de ánodo y de cátodo patrones correspondientes de cada dígito en una sucesión de repetición, continua, a una tasa de actualización que es más rápido que el ojo humano puede detectar. Cada dígito se ilumina sólo una cuarta parte del tiempo, pero debido a que el ojo no puede percibir el oscurecimiento de un dígito antes de que se ilumina de nuevo, el dígito aparece iluminado continuamente. Si la actualización o la tasa de “refresco” es más lento a alrededor de 45 hertz, la mayoría de la gente va a empezar a ver el parpadeo de la pantalla. A fin de que cada uno de los cuatro dígitos que aparecen brillantes e iluminado de forma continua, los cuatro dígitos se deben conducir una vez cada 1 a 16 ms, para una frecuencia de refresco de 60 Hz a 1 KHz. Por ejemplo, en un esquema de actualización de 60 Hz, toda la pantalla se actualiza una vez cada 16 ms, y cada dígito se ilumina durante ¼ del ciclo de actualización, o 4 ms. El controlador debe conducir los cátodos con el patrón correcto cuando el correspondiente señal de ánodo es accionado. Para ilustrar el proceso, si AN0 se afirma mientras CB y CC se afirman, a continuación, un “1” se mostrará en la posición del dígito 1. Entonces, si se afirma AN1 mientras CA, CB y CC se hacen valer, a continuación, un “7” se mostrará en la posición del dígito 2. Si AN0 y CB, CC son impulsados por 4 ms, y luego A1 y CA, CB, CC son impulsados por 4 ms en una sucesión sin fin, la pantalla mostrará “17” en los dos primeros dígitos. Se proporciona un ejemplo diagrama de tiempos para un controlador de cuatro dígitos.

Puerto USB El Nexys2 incluye un puerto USB2 de alta velocidad basada en un controlador de USB Cypress CY7C68013A. El puerto USB puede ser usado para programar los dispositivos de Xilinx de a bordo, para realizar transferencias de datos de usuario en hasta 38Mbytes / seg, y para proporcionar alimentación a la placa. La programación se realiza con el paquete de software libre de Adept Digilent. las transferencias de datos de usuario también se puede realizar utilizando el software Adept, o software de usuario personalizada se pueden escribir con la API pública de Digilent para acceder a la conexión USB Nexys2. Información sobre el uso Adept y / o para transferir datos de la API pública se puede encontrar en el sitio web Digilent. El puerto USB también puede proporcionar alimentación a la placa Nexys2 si el puente de selección de alimentación está ajustado en “USB”. La especificación USB requiere que los dispositivos conectados dibujar no más de 100 mA hasta que hayan solicitado más actual, después de lo cual hasta 500mA puede redactarse. Cuando se conecta primero a un host USB, la tarjeta Nexys2 solicita 500mA, y luego activa un conmutador de transistor para conectar la tensión del cable USB al bus de alimentación principal de entrada. La junta Nexys2 normalmente atrae a alrededor de 300 mA desde el cable USB, y se debe tener cuidado (especialmente cuando se utilizan tarjetas periféricas) para asegurar que se dibuja no más de 500 mA. Puerto PS / 2 El conector mini-DIN de 6 patillas puede alojar a un ratón PS / 2 o el teclado. La mayoría de los dispositivos PS / 2 pueden funcionar con un suministro de 3,3 V, pero los dispositivos más antiguos pueden requerir un suministro de 5 V CC. Un puente de tres patas de la placa Nexys2 inmediatamente adyacente al conector PS / 2 selecciona si 3.3V regulado o la tensión del bus de potencia de entrada principal (VU) se suministra al conector PS / 2. Para enviar 5V al conector PS / 2, configurar el puente de energía PS2 a Vswt (el bus de potencia de entrada principal), y asegurar el tablero se alimenta desde USB o un suministro

de tacos 5VDC. Para enviar 3.3V al conector, coloque el puente en 3.3V. Tanto el ratón y el teclado utilizan un bus en serie de dos hilos (reloj y datos) para comunicarse con un dispositivo host. Tanto el uso de palabras de 11 bits que incluyen un iniciar, detener y bit de paridad impar, pero los paquetes de datos están organizados de forma diferente, y la interfaz de teclado permite transferencias de datos bidireccionales (por lo que el anfitrión

dispositivo puede iluminar LED de estado en el teclado). temporizaciones Bus se muestran en la figura. Las señales de reloj y datos solamente son impulsados cuando se producen las transferencias de datos, y de lo contrario, se llevan a cabo en el estado “inactivo” a '1' lógico. Los tiempos definen requisitos de señal para comunicaciones de ratón a host y comunicaciones de teclado bidireccionales. Un circuito de PS / 2 de interfaz puede ser implementada en el FPGA para crear una interfaz de teclado o el ratón.

por delante del código de exploración (y que pueden enviar más de un código de exploración). Cuando se libera una clave extendida, un código de clave-up “E0 F0” es enviado, seguido por el código de exploración. códigos de exploración para la mayoría de las teclas se muestran en la figura. Un dispositivo anfitrión también puede enviar datos al teclado. ED Set Num Lock, Caps Lock y Scroll Lock LED. Teclado devuelve “FA” después de recibir “ED”, entonces host envía un byte para establecer el estado del LED: Bit 0 conjuntos Scroll Lock; bit 1 establece Num Lock; y el bit 2 juegos de bloqueo de mayúsculas. Bits 3 a 7 son ignorado. EE Echo (test). retornos de teclado “EE” después de recibir “EE”. F3 Set código de exploración velocidad de repetición. Teclado devuelve “F3” en la recepción de “FA”, entonces host envía segundo byte para establecer la repetición tarifa. FE Resend. “FE” dirige teclado para volver a enviar código de exploración más reciente. FF Reset. Restablece el teclado.

Teclado El teclado utiliza controladores de colector abierto de modo que el teclado o un dispositivo host conectado pueden conducir el bus de dos hilos (si el dispositivo host no enviará datos al teclado, a continuación, el anfitrión puede utilizar puertos de entrada-only). los teclados de estilo PS2 utilizan códigos de exploración de comunicar los datos de pulsaciones de teclas. Cada tecla tiene asignado un código que se envía cada vez que se pulsa la tecla; si la llave se mantiene presionado, el código de exploración será enviado repetidamente aproximadamente una vez cada 100 ms. Cuando se suelta una tecla, un código clave-up “F0” es enviado, seguido por el código de exploración de la llave en libertad. Si una llave puede ser “desplazada” para producir un nuevo personaje (como una letra mayúscula), entonces un carácter de cambio se envía además del código de exploración, y el anfitrión debe determinar qué caracteres ASCII para su uso. Algunas claves, llamadas teclas extendidas, envían un “E0”

El teclado puede enviar datos al host sólo cuando los datos y líneas de reloj son altos (o inactivo). Dado que el anfitrión es el “maestro del bus”, el teclado debe comprobar para ver si el host está enviando datos antes de conducir el autobús. Para facilitar esto, la línea del reloj se utiliza como un “preparado para enviar” señales. Si el anfitrión tira de la baja línea de reloj, el teclado no debe enviar ningún dato hasta que se libere el reloj. El teclado envía los datos al anfitrión en palabras de 11 bits que contiene un '0' bit de inicio, seguido de 8-bits de código de exploración (LSB primero), seguido por un bit de paridad impar y terminado con un '1' bit de parada. El teclado genera 11 transiciones de reloj (en torno a 20 - 30 kHz) cuando se envían los datos, y los datos es válida en el flanco de bajada del reloj. Ratón El ratón da salida a una señal de reloj y de datos cuando se mueve; de lo contrario, estas señales se mantienen en '1' lógico. Cada vez que se mueve el ratón, tres palabras de 11 bits

se envían desde el ratón para el dispositivo host. Cada una de las palabras de 11 bits contiene un '0' bit de inicio, seguido de 8 bits de datos (LSB primero), seguido de un bit de paridad impar, y terminado con un '1' bit de parada. Por lo tanto, cada transmisión de datos contiene 33 bits, donde los bits 0, 11, y 22 son '0' iniciar los bits, y los bits 10, 21, y 33 son '1' bits de parada. Los tres campos de datos de 8 bits contienen los datos de movimiento como se muestra en la figura anterior. Datos válidos en el flanco de bajada del reloj, y el período de reloj es de 20 a 30 KHz. El ratón asume un sistema de coordenadas relativo en el que se mueve el ratón hacia la derecha genera un número positivo en el campo X, y moviendo a la izquierda genera un número negativo. Del mismo modo, se mueve el ratón hacia arriba genera un número positivo en el campo Y, y moviéndose hacia abajo representa un número negativo (los bits XS y YS en el byte de estado son los bits de signo - a '1' indica un número negativo). La magnitud de los números X e Y representan la velocidad de movimiento del ratón - cuanto mayor sea el número, más rápido el ratón se está moviendo (los bits XV y YV en el byte de estado son indicadores de desbordamiento de movimiento - a '1' significa que se ha producido desbordamiento) . Si el ratón se mueve continuamente, las transmisiones de 33 bits se repiten cada 50 ms o menos. Los campos L y R en el byte de estado indican izquierda y las pulsaciones de botón derecho (A '1' indica el botón está siendo presionado). Puerto VGA La junta Nexys2 utiliza 10 señales FPGA para crear un puerto VGA con color de 8 bits y las dos señales de sincronización estándar (SA sincronización horizontal, y VS - Vertical Sync). Las señales de color utilizan circuitos resistor-divisor que trabajan en conjunto con la resistencia de terminación de 75 ohmios de la pantalla VGA para crear ocho niveles de señal en las señales VGA rojos y verdes, y cuatro en azul (el ojo humano es menos sensible a los niveles azules ). Este circuito, que se muestra en la figura 13, produce señales de color de vídeo que procedan en incrementos iguales

entre 0 V (totalmente apagado) y 0,7 V (totalmente encendido). El uso de este circuito, 256 colores diferentes se pueden mostrar, una para cada patrón único de 8 bits. Un circuito controlador de vídeo debe ser creado en el FPGA para conducir las señales de sincronización y de color con la sincronización correcta con el fin de producir un sistema de visualización de trabajo. Temporización del Sistema VGA tiempos de señal VGA se especifican, publicados, derechos de autor y vendidos por la organización VESA (www.vesa.org). La siguiente información de temporización del sistema VGA se proporciona como un ejemplo de cómo un monitor VGA puede ser conducido en 640 por 480 de modo. Para obtener información más precisa, o para obtener información sobre otras frecuencias VGA, consulte la documentación disponible en el sitio web de VESA. pantallas VGA basado en CRT utilizan haces de electrones en movimiento moduladas en amplitud (o los rayos catódicos) para mostrar la información en una pantalla recubierta de fósforo. pantallas LCD utilizan una serie de interruptores que pueden imponer una tensión a través de una pequeña cantidad de cristal líquido, cambiando con ello la permitividad de luz a través del cristal en una base en píxeles por píxel. Aunque la siguiente descripción se limita a las pantallas CRT, pantallas LCD han evolucionado para utilizar los mismos tiempos de señal como pantallas CRT (por lo que la discusión “señales” a continuación se refiere tanto a los tubos de rayos catódicos y LCDs). Color de CRT usan tres haces de electrones (uno para el rojo, uno para el azul, y uno para verde) para energizar el fósforo que recubre el lado interior del extremo de la pantalla de un tubo de rayos catódicos (véase la ilustración). Los haces de electrones emanan de “cañones de electrones”, que son cátodos calentados señalado finamente colocados en estrecha proximidad a una placa anular cargado positivamente llamado un “rejilla”. La fuerza electrostática impuesta por la red tira de rayos de electrones energizados desde los cátodos, y esos rayos son alimentados por la corriente que fluye hacia los cátodos. Estos rayos de

partículas inicialmente se aceleran hacia la rejilla, pero pronto caen bajo la influencia de la fuerza electrostática mucho mayor que resulta de la superficie de visualización revestida de fósforo completa del CRT que se está cargando a 20 kV (o más). Los rayos se enfocan en un haz fino a medida que pasan por el centro de las cuadrículas, y luego aceleran para impactar en la superficie de la pantalla recubierta de fósforo. La superficie del fósforo brilla intensamente en el punto de impacto y continúa brillando durante varios cientos de microsegundos después de que se retira el haz. Cuanto mayor sea la corriente alimentada en el cátodo, más brillante será el fósforo brillará. Entre la rejilla y la superficie de la pantalla, el haz pasa a través del cuello del CRT donde dos bobinas de alambre producen campos electromagnéticos ortogonales. Debido a que los rayos catódicos se componen de partículas cargadas (electrones), que pueden ser desviadas por estos campos magnéticos. formas de onda de corriente se pasaron a través de las bobinas para producir campos magnéticos que interactúan con los rayos catódicos y hacer que se transversal a la superficie de la pantalla en un patrón “de trama”, horizontalmente de izquierda a derecha y verticalmente de arriba a abajo. Como el rayo catódico se mueve sobre la superficie de la pantalla, la corriente enviada a los cañones de electrones puede ser aumentado o disminuido para cambiar el brillo de la pantalla en el punto de cátodo impacto rayo. La información sólo se muestra cuando el haz se mueve en la dirección “hacia adelante” (de izquierda a derecha y de arriba a abajo), y no durante el tiempo que el haz se restablece de nuevo al borde izquierdo o superior de la pantalla. Por lo tanto, gran parte del tiempo de visualización potencial se pierde en períodos “ciegos” cuando el haz se restablece y estabilizado para comenzar un nuevo pase de visualización horizontal o vertical. El tamaño de los haces, la frecuencia a la que el haz de luz puede ser rastreado a través de la pantalla, y la frecuencia a la que el haz de electrones puede ser modulada determinar la pantalla resolución. pantallas VGA modernos pueden acomodar diferentes resoluciones, y un

circuito controlador VGA dicta la resolución mediante la producción de señales de temporización para controlar los patrones de trama. El controlador debe producir impulsos de sincronización a 3,3 V (o 5V) para ajustar la frecuencia a la que la corriente fluye a través de las bobinas de deflexión, y debe garantizar que los datos de vídeo se aplican a los cañones de electrones en el momento correcto. pantallas de vídeo Raster definen un número de “filas” que corresponde al número de pasadas horizontales el cátodo al estado de la zona de visualización, y un número de “columnas” que corresponde a una zona en cada fila que se asigna a un “elemento de imagen” o píxel. pantallas típicas utilizan de 240 a 1200 filas y de 320 a 1600 columnas. El tamaño global de una pantalla y el número de filas y columnas determina el tamaño de cada píxel. Los datos de vídeo por lo general provienen de una memoria de actualización de vídeo, con uno o más bytes asignados a cada posición de píxel (el Nexys2 utiliza tres bits por píxel). El índice de controlador de mosto en la memoria de vídeo como los haces se mueven a través de la pantalla, y recuperar y aplicar los datos de vídeo a la pantalla precisamente en el momento en que el haz de electrones se mueve a través de un pixel dado. Un circuito controlador VGA debe generar las señales de temporizaciones HS y VS y coordinar la entrega de datos de vídeo basados en el reloj de píxeles. El reloj de píxeles define el tiempo disponible para mostrar un píxel de la información. La señal VS define la frecuencia de “refrescar” de la pantalla, o la frecuencia con la que toda la información en la pantalla se vuelve a dibujar. La frecuencia mínima de actualización es una función de la intensidad de fósforo y haz de electrones de la pantalla, con las frecuencias de actualización de prácticas que caen en el rango de 50 Hz a 120 Hz. El número de líneas que se muestra a una frecuencia de actualización dado define la frecuencia horizontal “de retorno”. Para un 640 píxeles por pantalla 480-fila usando un reloj de 25 MHz pixel y 60 +/-

actualización 1Hz, los tiempos de señal que se muestran en la tabla de la derecha puede ser derivado. Tiempos de anchura de impulso de sincronización y el frente y los intervalos de meseta posterior (intervalos de pórtico son los pre y tiempos de pulso postsincronización durante el cual la información no puede ser representada) se basan en observaciones tomadas de pantallas VGA reales. Un circuito controlador VGA decodifica la salida de un contador de sincronización horizontal accionado por el reloj de píxeles para generar temporizaciones de señal HS. Este contador se puede usar para ubicar cualquier ubicación de píxel en una fila determinada. Del mismo modo, la salida de un contador de sincronización vertical que se incrementa con cada pulso HS puede usarse para generar temporizaciones de señal VS, y este contador puede usarse para localizar cualquier fila dada. Estos dos contadores de funcionamiento continuo se pueden usar para formar una dirección en la RAM de video. No se especifica ninguna relación de tiempo entre el inicio del pulso HS y el inicio del pulso VS, por lo que el diseñador puede organizar los contadores para formar fácilmente direcciones de RAM de video, o para minimizar la lógica de descodificación para la generación de impulsos sincronizados. Puerto serial El Nexys2 contiene un puerto serie de dos cables basado en un convertidor de voltaje ST3232 de ST Microelectronics. El ST3232 convierte los niveles de señal utilizados por las comunicaciones RS-232 (-12 a -3 para un "1" lógico y 12V a 3V para un "0" lógico) a las señales de 3.3V utilizadas por el FPGA. Como solo se conectan dos señales (RXD y TXD), un controlador de puerto serie basado en FPGA solo puede usar protocolos de agitación manual de software (XON / XOFF). El puerto serie Nexys2 es útil para muchas aplicaciones, y en particular para depurar y trabajar con el procesador integrado MicroBlaze de Xilinx. Los dos dispositivos conectados a cualquiera de los extremos de un cable en serie se conocen como el Equipo Terminal de Datos

(DTE) y el Equipo de Comunicación de Datos (DCE). El DCE se concibió originalmente como un módem, pero ahora muchos dispositivos se conectan a una computadora como un DCE. Un dispositivo "fuente" DTE utiliza un conector macho DB-9 y un DCE El dispositivo "periférico" usa un conector hembra DB-9. Dos dispositivos DTE se pueden conectar a través de un cable en serie solo si se cruzan las líneas dos y tres (RXD y TXD), produciendo lo que se conoce como cable de módem nulo. Un dispositivo DTE y DCE se puede conectar con un cable directo. El Nexys2 está configurado como un dispositivo DCE, con la suposición de que generalmente se conectará a un dispositivo DTE como una computadora.

Memoria La placa Nexys2 tiene dispositivos RAM y ROM externos. La RAM externa es un dispositivo DRAM pseudoestático RAM de 128Mbit Micron M45W8MW16, organizado en 8Mbytes x 16bits. Puede funcionar como una SRAM asíncrona típica con tiempos de ciclo de lectura y escritura de 70ns, o como una memoria síncrona con un bus de 80MHz. Cuando se opera como una SRAM asíncrona, la memoria RAM celular actualiza automáticamente sus matrices internas de DRAM, lo que permite un diseño de controlador de memoria simplificado (similar a cualquier SRAM) en el FPGA. Cuando se opera en modo síncrono, son posibles transferencias continuas de hasta 80MHz. La ROM externa es un dispositivo StrataFlash Intel TE28F128J3D75-110 de 128Mbits organizado como 8Mbytes x 16bits. Internamente, contiene 128 bloques que pueden borrarse individualmente, y admite 110ns de tiempos de ciclo de lectura, con 25ns lecturas de modo de página dentro de bloques. Tiene un buffer interno de escritura de 32 bytes que se puede escribir con 70ns tiempos de ciclo, y el buffer de 32 bytes se puede transferir a la matriz Flash en 218us (típico).

Ambos dispositivos comparten un bus de datos común de 16 bits y un bus de direcciones de 24 bits. La memoria RAM celular es direccionable por bytes utilizando las señales de byte superior y byte inferior (MT-UB y MT-LB), pero el StrataFlash está configurado solo para operaciones de 16 bytes (no es direccionable por byte). Las señales de habilitación de salida (OE) y habilitación de escritura (WE) son compartidas por ambos dispositivos, pero cada dispositivo tiene señales de habilitación de chip (CE) individuales. Además, la RAM celular tiene señales de reloj (MT-CLK), espera (MTWAIT), dirección válida (MT-ADV) y habilitación de registro de control (MT_CRE) disponibles para el FPGA para su uso con transferencias síncronas, y el StrataFlash tiene Restablecimiento (RP #) y estado (STS) señales enrutadas al FPGA. El código fuente de VDHL está disponible en un diseño de referencia publicado en el sitio web de Digilent para ilustrar el uso de estos dispositivos. También está disponible un archivo generador de sistema base para usar estos dispositivos con la herramienta EDK de Xilinx y el núcleo del procesador MicroBlaze, ambos disponibles desde Xilinx. La información completa está disponible para ambos dispositivos en los sitios web del fabricante. Conectores periféricos La placa Nexys2 proporciona cuatro conectores Pmod de dos pines de 6 pines que juntos pueden acomodar hasta 8 Pmods. Los cuatro conectores de 12 pines tienen cada uno 8 señales de datos, dos pines GND y dos pines Vdd. Todas las señales de datos incluyen resistencias de protección contra cortocircuitos y diodos de protección contra ESD. Un bloque de puentes adyacente a cada conector Pmod puede conectar la señal Vdd de la Pmod a la fuente 3.3V de la placa Nexys2 o al bus de alimentación de entrada (VU). Si el jumper está configurado en VU y la alimentación USB está impulsando el bus de alimentación principal, se debe tener cuidado para asegurarse de que el Pmod no consuma más de 200 mA. Además, si el jumper está

configurado en VU, una fuente de voltaje conectada al Pmod puede conducir el bus de alimentación principal de la placa Nexys2, por lo que se debe tener cuidado para evitar la conexión de fuentes de alimentación conflictivas. Los conectores Pmod están etiquetados JA (más cercano al conector de alimentación), JB, JC y JD (más cercano al conector de expansión). Las patillas para los conectores Pmod se proporcionan en la tabla a continuación. Hay más de 30 de bajo costo disponibles para conectar a estos conectores. Los Pmods se pueden conectar directamente o usando un cable pequeño. Los Pmod disponibles incluyen convertidores A / D y D / A, controladores de motor, amplificadores de altavoces, dispositivos de medición de distancia, etc. Consulte www.digilentinc.com para obtener más información. Conector de expansión La placa Nexys2 incluye un conector de 100 pines de alta densidad Hirose FX-2 que es adecuado para controlar tarjetas periféricas con tasas de señal superiores a 100 MHz. Muchas señales de los conectores se enrutan al FPGA como pares diferenciales, y 47 pines del conector están conectados a tierra, lo que da como resultado un sistema de conexión de muy bajo ruido. El conector Hirose FX-2 autoalineable se puede utilizar para conexiones de placa a placa o conexiones de placa a cable con el acoplamiento Hirose FX2100S1.27 disponible de muchos distribuidores de catálogo y directamente de Digilent. Todas las señales enrutadas desde el FPGA al conector FX-2 incluyen resistencias en serie de 75 ohmios. La tabla de la derecha muestra todas las conexiones de señal entre el conector FX-2 y el FPGA. Las señales sin entradas correspondientes en la columna FPGA no están conectadas directamente al FPGA. Construido en auto prueba

Se carga una configuración de demostración en la ROM Platform Flash en la placa Nexys2 durante la fabricación. Esta demostración, también disponible en el CD de recursos y en el sitio web de Digilent, puede servir como una prueba de verificación de la placa ya que interactúa con todos los dispositivos y puertos en la placa. Para configurar el FPGA a partir de un archivo de bits almacenado en Platform Flash, configure el Jumper de modo en Slave Serial y apague y vuelva a encender o presione el botón de reinicio de FPGA. La autocomprobación verifica las memorias incorporadas y luego conecta los interruptores a los LED, los botones y el teclado PS / 2 (si está conectado) a la pantalla de siete segmentos, y un monitor VGA (si está conectado) mostrará un color patrón. Si las memorias incorporadas pasan la prueba, se mostrará "PASS" en la pantalla de siete segmentos (de lo contrario, "FAIL"). Después de la prueba de memoria, los botones e interruptores controlarán los LED y la pantalla de siete segmentos, de modo que todos los dispositivos de E / S del usuario se puedan verificar manualmente. Si la autocomprobación no reside en la ROM Platform Flash, puede programarse en el FPGA o volverse a cargar en la ROM utilizando el software de programación Adept. Todas las placas Nexys2 se prueban al 100% durante el proceso de fabricación. Si algún dispositivo en la placa Nexys2 falla la prueba o no responde adecuadamente, es probable que el daño ocurra durante el transporte o durante el uso. El daño típico incluye juntas de soldadura tensionadas, o contaminantes en interruptores y botones que resultan en fallas intermitentes. Las juntas de soldadura sometidas a tensión pueden repararse recalentando y volviendo a soldar, y los contaminantes se pueden limpiar con productos de limpieza electrónicos disponibles en el mercado. Si una placa falla la prueba dentro del período de garantía, será reemplazada sin costo. Si una placa falla la prueba fuera del período de garantía y no se puede reparar fácilmente, Digilent puede reparar la placa u ofrecer un reemplazo con

descuento. Póngase en contacto con Digilent para más detalles.

CONCLUSIONES  



Se identifican las diferentes partes de la tarjeta y su ubicación. Se conocio diferentes características de la tarjeta como voltajes o corrientes permitidas y numero de pines de varios puertos. Se conoce que la tarjeta nexys 2 cuenta con un procesador spartan 3. BIBLIOGRAFIA

https://es.wikipedia.org/wiki/Placa_computado ra http://190.24.150.73/seda/seda_wp_00/?page _id=1319

.