Nand

EC2175 Ingeniería Electrónica 2 Clase N° 3 El FlipFlip-Flop Ing. Manuel Rivas DEPARTAMENTO DE ELECTRÓNICA Y CIRCUITOS

Trimestre Enero – Marzo 2007

Temario general Principio de funcionamiento de los Flip-Flops Señales de reloj y Flip-Flops sincronizados por reloj Tipos de Flip-Flops




F/F S-C sincronizado por reloj F/F J-K sincronizado por reloj F/F D sincronizado por reloj

Entradas asíncronas Aplicaciones de los Flip-Flops El reloj Diseño de contadores

24/01/2007

Clase N° 3

2

1

Sistemas con memoria El circuito lógico opera con las entradas externas produciendo cierta cantidad de salidas, algunas de las cuales se almacenan en elementos de memoria

24/01/2007

Clase N° 3

3

Sistemas con memoria Los elementos de memoria proporcionan información sobre eventos previos Algunas de las salidas de los elementos de memoria se envían al circuito lógico, condicionado sus salidas

24/01/2007

Clase N° 3

4

2

Latch con compuertas NAND El elemento más importante de la memoria el Flip Flop (F/F) o Latch, el cual está constituido por un arreglo de compuertas lógicas Puede tener varias entradas pero solo dos salidas: la normal y su opuesta

24/01/2007

Clase N° 3

5

Latch con compuertas NAND El latch es un arreglo de compuertas NAND realimentadas El latch tiene solo dos estados de salida posibles derivados de sus entradas

24/01/2007

Clase N° 3

6

3

Latch con compuertas NAND ¿ Que pasa si estando las salidas en un estado conocido, la señal de SET pasa a ser 0 ? “establecimiento” del latch

24/01/2007

Clase N° 3

7

Latch con compuertas NAND ¿ Que pasa si estando las salidas en un estado conocido, la señal de CLEAR pasa a ser 0 ? “restablecimiento” del latch

24/01/2007

Clase N° 3

8

4

Latch con compuertas NAND ¿ Que pasa si estando las salidas en un estado conocido, las señales de SET y CLEAR pasan a ser 0 al mismo tiempo ? Estado inválido

24/01/2007

Clase N° 3

9

Representación alterna Dado que la acción sobre la salida se produce cuando las entradas van a un nivel bajo, las puedo representar usando la burbuja ⇒ “activa en bajo”

24/01/2007

Clase N° 3

10

5

Latch con compuerta NOR

24/01/2007

Clase N° 3

11

Señales de reloj y transiciones Los sistemas digitales pueden trabajar de dos formas: Asincrónicamente: la salida cambia de estado cada vez que sus entradas cambian Sincrónicamente: la salida cambia de estado solamente en las transiciones o frentes de reloj

24/01/2007

Clase N° 3

12

6

Señales de reloj y transiciones Señal de reloj: las salidas del sistema cambian cuando se produce una transición o llega frente de una señal periódica llamada “reloj” Transición o frente de pendiente positiva (PGT) Transición o frente de pendiente negativa (NGT)

24/01/2007

Clase N° 3

13

Flip-Flops sincronizados por reloj Los F/F tienen una entrada adicional que permite sincronizar sus acciones con la señal de reloj o CLK

24/01/2007

Clase N° 3

14

7

F/F Set – Clear sincronizado por reloj Se dispara por frente de subida

24/01/2007

Clase N° 3

15

F/F Set – Clear sincronizado por reloj Ejemplo

24/01/2007

Clase N° 3

16

8

F/F J-K sincronizado con reloj

24/01/2007

Clase N° 3

17

F/F D sincronizado con reloj

24/01/2007

Clase N° 3

18

9

Transferencia de datos en paralelo

24/01/2007

Clase N° 3

19

Entradas asíncronas La mayoría de los F/F tienen una o más entradas asíncronas

24/01/2007

Clase N° 3

20

10

Entradas asíncronas Ejemplo

24/01/2007

Clase N° 3

21

División de frecuencia y conteo Contador binario de tres bits

24/01/2007

Clase N° 3

22

11

División de frecuencia y conteo Contador binario de tres bits

24/01/2007

Clase N° 3

23

División de frecuencia y conteo Contador binario de tres bits

24/01/2007

Clase N° 3

24

12

Circuitos generadores de reloj

24/01/2007

Clase N° 3

25

Circuitos generadores de reloj

24/01/2007

Clase N° 3

26

13

Estructura de un contador

24/01/2007

Clase N° 3

27

Tabla de transiciones del F/F F/F tipo J-K

24/01/2007

Clase N° 3

28

14

Tabla de transiciones del F/F F/F tipo D

24/01/2007

Clase N° 3

29

Ejemplo de diseño Diseñar un contador de 3 bits en código Gray

DEC

24/01/2007

BINARIO

0

0

0

0

1

0

0

1

3

0

1

1

2

0

1

0

6

1

1

0

7

1

1

1

5

1

0

1

4

1

0

0

Clase N° 3

30

15

Ejemplo de diseño Diagrama de estados Tabla del estado siguiente Tabla de transiciones de los flip-flops Mapas de Karnaugh Expresiones lógicas para las entradas de los flip-flops Implementación del contador

24/01/2007

Clase N° 3

31

Ejemplo de diseño Diagrama de estados

24/01/2007

Clase N° 3

32

16

Ejemplo de diseño Tabla del estado siguiente

24/01/2007

Clase N° 3

33

Ejemplo de diseño Tabla de transiciones de los flip-flops

24/01/2007

Clase N° 3

34

17

Ejemplo de diseño Mapas de Karnaugh

24/01/2007

Clase N° 3

35

Ejemplo de diseño Expresiones lógicas para las entradas de los flip-flops

24/01/2007

Clase N° 3

36

18

Ejemplo de diseño Implementación del contador

24/01/2007

Clase N° 3

37

Ejemplo de diseño Diseñar un contador de 3 bits que cuente en la secuencia: 1, 2, 5, 7, 1... utilizando flipflops J-K.

24/01/2007

Clase N° 3

38

19

Ejemplo de diseño Diagrama de estados

24/01/2007

Clase N° 3

39

Ejemplo de diseño Tabla de transiciones

24/01/2007

Clase N° 3

40

20

Ejemplo de diseño Mapas de Karnaugh

24/01/2007

Clase N° 3

41

Ejemplo de diseño Expresiones lógicas para las entradas de los flip-flops J0 = 1 K 0 = Q2 J1 = 1 K1 = 1 J 2 = Q1 K 2 = Q1

24/01/2007

Clase N° 3

42

21

Ejemplo de diseño Implementación del circuito

24/01/2007

Clase N° 3

43

Ejemplo de diseño Diseñar un contador síncrono ascendente / descendente de 3 bits con una secuencia en código Gray. El contador trabajará en modo ascendente cuando una entrada de control Y sea 1, y trabajará en modo descendente cuando la entrada de control Y sea 0.

24/01/2007

Clase N° 3

44

22

Ejemplo de diseño Diagrama de estados

24/01/2007

Clase N° 3

45

Ejemplo de diseño Tabla de transiciones

24/01/2007

Clase N° 3

46

23

Ejemplo de diseño Mapas de Karnaugh

24/01/2007

Clase N° 3

47

Ejemplo de diseño Expresiones lógicas para las entradas de los flip-flops

24/01/2007

Clase N° 3

48

24

Ejemplo de diseño Implementación del circuito

24/01/2007

Clase N° 3

49

Practica 2 Diseño y simplificación de circuitos digitales utilizando álgebra de Boole y los mapas de Karnaugh Tabla de la verdad de una determinada función Determinar la expresión algebraica Simplificar la expresión usando los teoremas o los mapas Construir el circuito Verificar que se cumpla la tabla de la verdad

24/01/2007

Clase N° 3

50

25

Practica 2 Utilizar mini interruptores integrados para probar todas las posibles combinaciones de las señales de entrada

24/01/2007

Clase N° 3

51

Practica 2 Utilizar diodos led para mostrar el estado de las señales de salida http://www.kpsec.freeuk.com/components/led.htm

24/01/2007

Clase N° 3

52

26

Practica 2 Guardar el archivo en formato documento, indicando el número del equipo: Practica 2-xx.doc Ingresar al grupo de trabajo en: https://asignaturas.usb.ve/osmosis/dokeos En la sección denominada “Trabajos”, subir el archivo al grupo.

Borrar el archivo de la computadora 24/01/2007

Clase N° 3

53

Practica 2 Evaluación   

Asignación (2 puntos) Funcionamiento (4 puntos) Construcción (4 puntos)

24/01/2007

Clase N° 3

54

27

Actividades complementarias Leer el capítulo 4 del libro texto y resolver los problemas planteados al final del mismo No son materia de estudio las siguientes secciones: 4-11, 4-12 y 4-13 Leer el Prelaboratorio N° 2 FIN

24/01/2007

Clase N° 3

55

Practica 3 Diseñar un contador usando flip-flops Construir un reloj basado en el circuito integrado LM555 http://www.kpsec.freeuk.com/555timer.htm Capacitores electrolíticos y cerámicos

24/01/2007

Clase N° 3

56

28

Practica 3 Circuito

24/01/2007

Clase N° 3

57

Actividades complementarias Leer el capítulo 5 del libro texto y resolver los problemas planteados al final del mismo No son materia de estudio las siguientes secciones: 5-22, 5-25 y 5-26 Leer el Prelaboratorio N° 3 FIN

24/01/2007

Clase N° 3

58

29