Mosfets-de-potencia_656.docx

Investigación sobre Estructuras Verticales para MOSFETs de Potencia Bryan Daniel Cárdenas Espinoza Escuela Superior Politécnica de Chimborazo [email protected]

Abstract- Many of the technologies used in the manufacture of integrated circuits use MOSFET transistors. These have a structure in which the drain, spout and gate terminals are located on the upper surface of the device. However, this structure is not suitable for the manufacture of discrete devices due to the large length of channel they must have (distance between drain and spout) to maintain the insulation. The MOSFET power transistors are manufactured maintaining a vertical structure, in which the spout and drain terminal are on opposite sides. There are several vertical structures used to manufacture power MOSFET transistors: V-MOSFET, U-MOSFET, D-MOSFET and S-MOSFET. Power MOSFETs are voltage controlled devices; they require very little gate excitation power and their parameters are less sensitive to the temperature of the joint. There is no problem due to secondary rupture and during deactivation a negative gate voltage is not required. Keywords- MOSFET power transistors, V-MOSFET, UMOSFET, D-MOSFET, gate, voltage, temperatura of the joint.

I. INTRODUCCIÓN Los transistores de potencia tienen características controladas de activación y desactivación. Los transistores, que se utilizan como elementos conmutadores, se operan en la región de saturación, lo que da como resultado en una caída de voltaje baja en estado activo. La velocidad de conmutación de los transistores modernos es mucho mayor que la de los tiristores, por lo que se utilizan en forma amplia en convertidores de ca-cd y de cd-ca, con diodos conectados en paralelo inverso para proporcionar un flujo de corriente bidireccional. Sin embargo, las especificaciones de voltaje y de corriente son menores que las de los tiristores y por lo que, los tiristores se utilizan, por lo general, en aplicaciones de baja a media potencia. A. El transistor de estructura vertical El MOSFET de estructura vertical se desarrolló para ocupar el lugar de los transistores bipolares de potencia. En la actualidad se ha convertido en el elemento más utilizado en aplicaciones de baja y media potencia por su comportamiento casi ideal como conmutador. Apareció en 1976 y su principal ventaja es que no necesita corriente de entrada (corriente de base) para su funcionamiento, aunque sí hay que cargar su capacidad de puerta para controlarlo. Por otra parte no sufre fenómenos como la segunda ruptura, la concentración de corriente o la cola de corriente al ser un dispositivo que conduce por portadores mayoritarios. De hecho su comportamiento en la zona óhmica, como su nombre indica, es puramente resistivo y la corriente por el dispositivo sólo depende de la tensión aplicada entre drenador y surtidor. Esto

también limita su utilización para aplicaciones de media y baja potencia ya que para niveles de muy alta corriente la caída de tensión y por tanto la disipación de potencia se hace inaceptable. Al igual que en el transistor bipolar se ha desarrollado una estructura vertical para el MOSFET con el objetivo de reducir la resistencia del canal. En un MOSFET de señal ésta puede alcanzar valores de hasta 50 Ω lo que significa una disipación de potencia de 50 W para una corriente de 1 A. En la estructura vertical la corriente circula en sentido vertical a través de un canal dispuesto con esa misma orientación. La primera estructura desarrollada fue la VMOS. Dicha estructura proporciona un área máxima a los contactos de drenador y surtidor a fin de producir una baja resistencia de contacto en los terminales del encapsulado. Entre las regiones de drenador y surtidor se tienen dos regiones de tipo p en las cuales se forma el canal. La longitud del canal "l" viene determinada por las profundidades relativas de las sucesivas difusiones. Un valor típico podría ser de uno o dos micrómetros. La región débilmente dopada n- de drenador es utilizada en los MOSFETs de potencia para permitir un mayor crecimiento de la zona de agotamiento (al aumentar VDS), permitiendo al dispositivo bloquear altas tensiones cuando está cortado. Dado que la región n- está menos dopada que la p, la mayor parte de la zona de agotamiento se extiende sobre la zona n- . Al aumentar VDS, la zona de agotamiento crece pero, al extenderse fundamentalmente sobre la región n- , el dispositivo es capaz de bloquear mayores tensiones. [1] II. V-MOSFET La mayoría de los inconvenientes del MOSFET de estructura plana pueden reducirse por medio de una estructura denominada V-MOS, llamada así por la forma que tiene el corte del dispositivo indicado en la figura (1).

Fig. 1 MOSFET de potencia de estructura vertical VMOS

Como las conexiones fuente (S) y drenador (D) del VMOS están en la parte superior e inferior, respectivamente, el flujo de corriente es vertical y de esta forma los canales n se forman a ambos lados del corte en “V” de la puerta (G). Esto ocurre por el mismo fenómeno que en los MOSFET de estructura plana, cuando se aplica una diferencia de potencial en la puerta (G) los electrones se ven atraídos a la región situada bajo la puerta y se induce un canal de material de tipo 𝑛 en la pastilla semiconductora 𝑝 que se encuentra entre el drenador y la fuente. Vemos que se reduce la longitud del canal 𝑛 a valores muy pequeños y también se elimina la capacidad de realimentación. Gracias a su estructura vertical, con la Fuente y el Drenador ubicados en ambos extremos, este dispositivo tolera altos valores de corriente y voltaje lo que permite una muy eficiente utilización del MOSFET para potencias grandes. El mayor inconveniente de este dispositivo se debe a la terminación en punta del corte en “V”. Esta terminación da lugar a la formación de un fuerte campo eléctrico que limita notoriamente el valor de la tensión que se puede aplicar en la puerta, puesto que esa concentración de campo eléctrico en la punta provoca la ruptura del óxido en dicha zona antes que en el resto. Esta región local de alto valor del campo eléctrico, también limita severamente la máxima tensión 𝑉DS aplicable al transistor. [2] III. U-MOSFET Para corregir el problema que presenta la estructura VMOS se han desarrollado otras geometrías que permiten reducir el campo eléctrico y por tanto aumentar la tensión máxima que soporta el MOSFET. Una geometría que corrige este problema es la de tipo “U” (U-MOS), se puede observar en la figura (2). En ella se han “redondeado” las esquinas y así reducido el efecto de borde causante de los problemas (el efecto se reduce, no lo elimina). La estructura de silicio UMOSFET se comercializó en la década de 1990. Tiene una estructura de puerta incrustada dentro de una zanja grabada en la superficie de silicio. El canal de tipo n está formado en la pared lateral de la zanja en la superficie de la región de base p. La longitud del canal está determinada por la diferencia en la extensión vertical de la base p y las regiones fuente n+ controladas por las energías de implante de iones y los tiempos de activación para los dopantes. La estructura de silicio UMOSFET se desarrolló sin reducir la resistencia del estado activado mediante la eliminación del componente JFET dentro de la estructura D-MOSFET. [2]

Fig. 2 MOSFET de potencia de estructura vertical UMOS.

IV. D-MOSFET Debido a la dificultad y precisión necesaria para los procesos de fabricación de los dispositivos anteriormente mencionados, estos fueron sustituidos por un tipo diferente de transistor MOS llamado DMOS o “double-diffused” MOS pues utiliza el proceso de doble difusión para su fabricación. Este proceso se basa en la posibilidad de utilizar dos difusiones sucesivas, primero una difusión de impurezas tipo 𝑝 y posteriormente una de impurezas de tipo 𝑛 para producir dos uniones 𝑝𝑛 cercanas. La diferente extensión lateral de las dos difusiones puede ser utilizada para definir la longitud del canal en el MOS. Esta técnica fue primeramente aplicada al LDMOS o “lateral DMOS” y posteriormente a la estructura vertical conocida como VDMOS (vertical DMOS) [3]. La figura (3) a continuación muestra una estructura MOS doblemente difundida (DMOS). La longitud del canal, L, está controlada por la profundidad de unión producida por las difusiones de tipo n+ y p debajo del óxido de la puerta. L es también la distancia lateral entre la unión n+ p y la unión del sustrato p-n. La longitud del canal se puede hacer a una distancia menor de alrededor de 0,5 micrómetros. Por lo tanto, este proceso es similar a la situación con respecto al ancho de base de un transistor bipolar doblemente difundido. Cuando se aplica un voltaje positivo bastante grande a la compuerta [> VTH], causará la inversión de la región del sustrato p debajo de la compuerta al tipo n, y la capa de inversión de superficie de tipo n producida actuará como una canal de conducción para el flujo de electrones de la fuente al drain.

Fig. 3 Estructura difusa del canal MOS (DMOS)

De la estructura se sabe que el sustrato de tipo n está muy dopado. Esto ayudará a crear suficiente espacio para la expansión de la región de empobrecimiento entre la región de difusión de tipo p y la región de contacto n + drenante. Debido a esto, el voltaje de ruptura aumentará entre el drenaje y la fuente [BVDS]. [3] A. Mosfet de potencia vertical DMOS (VDMOS) La estructura física de un MOSFET de potencia de doble difusión puede verse en la figura (4). El dispositivo se construye recreciendo una capa epitaxial de semiconductor tipo 𝑛 − (ligeramente dopada) sobre un sustrato tipo 𝑛 + (muy dopado). Entonces, la región 𝑝 + del cuerpo se difunde desde la parte superior de la oblea, a lo que sigue la difusión de la fuente 𝑛 +; de ahí el término doble difusión. Los MOSFET de potencia de doble difusión funcionan en modo de acumulación. Sin ninguna tensión aplicada a la puerta, no existe ningún canal entre drenador y fuente. Sin embargo, si se aplica una tensión positiva lo suficientemente grande a la puerta, los electrones se ven atraídos a esa región, y el material

𝑝 + se convierte en material tipo 𝑛. Esto solo se da en la región 𝑝 + que está debajo del óxido, es un fenómeno local. De este modo, se forma un canal tipo 𝑛 entre la fuente y el drenador. [4]

funcionamiento a altas frecuencias debido a la necesidad de cargar la capacidad de puerta. Por otra parte, el uso de silicio policristalino permite reducir la capacidad entre electrodos. [3], [5]

Algunas de las ventajas de la estructura de la figura (4) son: V. CONCLUSIONES  La longitud del canal es muy corta. Por tanto, la resistencia del canal puede ser muy pequeña, y son posibles elevadas corrientes de drenador al mismo voltaje 𝑉DS que para los MOSFET de estructura plana.  La elevada tensión de ruptura drenador-fuente es otra de las ventajas de esta estructura. El grosor y el dopado de la capa epitaxial 𝑛 − permite que soporte tensiones de ruptura grandes, por lo tanto, está directamente relacionada al valor del voltaje en el dispositivo. Para altos voltajes el MOSFET requiere una capa delgada y muy poco dopada (i.e. altamente resistiva), mientras que un transistor que maneja bajo voltaje requiere una capa delgada con un nivel de dopado alto (i.e. menos resistivo) [1], [5].

Fig. 4 MOSFET de potencia de estructura vertical VDMOS

Para minimizar la resistencia óhmica en serie con el drenador, la zona inferior está muy dopada con material tipo 𝑛 (la figura no está a escala: la zona 𝑛+ proporciona un soporte mecánico a la región activa, y es mucho más gruesa que la capa epitaxial 𝑛−). Utilizando una estructura que tiene dos niveles de dopaje en la región del drenador (i.e. el 𝑛+ y el 𝑛 −), son posibles tanto una baja resistencia en serie como una elevada tensión de ruptura. En la actualidad todos los MOSFET de potencia utilizan este tipo de tecnología y se construyen los dispositivos de potencia a partir de un elevado número de celdas de MOSFET puestas en paralelo (hasta 80.000 celdas por cm2). Cada una de estas celdas tiene la estructura y el principio de funcionamiento mostrado en la figura (4). Esto aumenta su capacidad de corriente y reduce su resistencia de canal. Cada fabricante ha patentado su técnica particular y así International Rectifier los llama HexFET por su geometría, Siemens los llama SIPMOS, RCA los llama TMOS. Todos los MOSFET de potencia son de tecnología DMOS o VMOS. Es importante tener en cuenta que el éxito de los FET VDMOS es el resultado de la combinación de una serie de características. Estas son: la geometría vertical, el proceso de doble difusión, la puerta de silicio policristalino y la estructura celular a base de celdas. Una desventaja del silicio policristalino es que tiene una mayor resistencia que el aluminio lo cual puede limitar su

El MOSFET es un dispositivo unipolar, la conmutación es muy rápida ya que al ser un dispositivo que conduce sólo con portadores mayoritarios no se produce carga almacenada como sucedía en el BJT. Las aplicaciones más típicas de los transistores de potencia MOSFET se encuentran en la conmutación a altas frecuencias, chopeado, sistemas inversores para controlar motores, generadores de alta frecuencia para inducción de calor, generadores de ultrasonido, amplificadores de audio y trasmisores de radiofrecuencia. De los dos tipos existentes de MOSFET (acumulación y deplexión), para aplicaciones de elevada potencia únicamente se utilizan los MOSFET de acumulación, preferiblemente de canal N. También presentan algunos inconvenientes que interesa resaltar. Los MOSFET tienen el problema de ser muy sensibles a las descargas electrostáticas y requieren un embalaje especial. Su protección es relativamente difícil. Son más caros que sus equivalentes bipolares y la resistencia estática entre Drenador-Surtidor, es más grande, que la Colector-Emisor lo que provoca mayores pérdidas de potencia cuando trabajan en conducción. El modo de funcionamiento de un MOSFET de potencia es análogo al de pequeña señal. Aplicando las tensiones apropiadas entre la puerta y el surtidor (VGS) del dispositivo se controla la anchura del canal de conducción y en consecuencia se puede modular el flujo de portadores de carga que atraviesa el semiconductor. En modo interruptor, se aplican pulsos de tensión durante el estado ON y se retiran (o se aplican con polaridad contraria) en el estado OFF. El MOSFET de potencia tiene un BJT parásito en su estructura cuyos efectos minimiza el fabricante cortocircuitando la base y el emisor. Lo que no se puede evitar es el diodo parásito resultante que, por un lado puede entrar en avalancha para una tensión Drenador-Fuente excesiva, y por otro impide el bloqueo de tensiones Fuente-Drenador. Los circuitos de gobierno del MOSFET, al ser un dispositivo controlado por tensión, son más sencillos y disipan menos potencia que los del BJT. REFERENCIAS [1] [2] [3] [4] [5]

D. A. Grant, J. Gowar. Power MOSFET’s: Theory and Applications. John Wiley & Sons, Inc. (1989). R. N. Selva. Dispositivos Electrónicos. Editorial Nueva Librería. 2da Edición (2008). E. Sanchis, J. B. Ejea. Apunte A.3.Transistor Unipolar. Escola Técnica Superior d’ Enginyería. Universidad de Valencia, España. (2008). R. Perret. Power Electronics Semiconductors. ISTE Ltd. And John Wiley & Sons, Inc. (2009). J. Lustz, H. Schlangenotto, U. Scheuermann, R. De Doncker. Semiconductor Power Devices: Physics, Characteristics, Reliability. Springer-Verlag. (2011).