Mainboard I405

Uploaded by: Ho Thanh Binh
0
0

June 2020
PDF

Download

This document was uploaded by user and they confirmed that they have the permission to share it. If you are author or own the copyright of this book, please report to us by using this DMCA report form. Report DMCA

Overview

Download & View Mainboard I405 as PDF for free.

More details

Words: 17,824
Pages: 15

Preview
Full text

I405

/

% *-5

BSEL1

BSEL0

100Mhz

0

0

133Mhz

0

1

012 % 012/ %

#,$*/ #,$*/

# # # #

# # # #

" " " "

#,*1/ #,*1/ #,*1/ #,*1/% #,*/ #,*/ #,*/ #,*/%

" " "# # # # " "# " "# # # # # # %# # # "# "# "# # " # % "

" "

# # # ! " ! " "

%%# " # "# # # %% # "

!! "" $ %

% %

" & & " " " "! " " "

" "

HOST <-- CLOCK

#,/ #,/ #,/

CPU <--> MCH

HOST_ADDRESS_PARITY ->NC -- NOT SUPPORT

! !

HOST --> HTrem

+ ( 3+ (

CPU <--> MCH HOST ADDRESS Storbe REQ[0..4],A[16..3]# A[35..17]# D[0..15]# D[16..31]# D[32..47]# D[48..63]# D[0..15]# D[16..31]# D[32..47]# D[48..63]# CPU <--> MCH HOST_DATA_Strobe Wide->7mil,space->10mil,Max Length->12000mil

4-/ ( 150/ (

"

Trace Length -- See Figure 1

CAD NOTES: 12MIL TRACE 20MIL SPACE

' &);)*

Trace Space --> 20mil Trace Wide --> 12mil H_GTLREF2 TRACE LENGTH < 1500mil

4*

#

4*'

#

)

wide->7mil, space->13mil

) &);)*

( *

1

) 1

% *

P1IN/SAGND need close together and parallel and ground guards. 1+ $7

Wide->10mil,Space->10mil,Max Length->8000mil

+7-/ ( 83+/ ( 0,$3/ ( 51/ ( 19,7 ( #,12/

Trace Length -- See Figure Wide->7mil,space->10mil,Max Wide->7mil,space->10mil,Max Wide->7mil,space->10mil,Max Wide->7mil,space->10mil,Max Trace Length -- See Figure

1 Length->12000mil Length->12000mil Length->12000mil Length->12000mil 2

:1

PLACE AT ICH END OF ROUTE :1 0+1 % 0+1/ %

(

'

'

%

%

''

'

1

*

!

*

!

PLACE THESE OUTSIDE SOCKET CAVITY Place close to the CPU Pin :1

% ,1&

( 1

PLACE CAP CLOSE THE RES. DIVIDER 1.7V*(100/100+49.9)=1.7V*0.667=1.1339V

&(

+

+

&

+

(

+

+

''

+

&

'

( /&(

( )%

&

')

()

+

South Decoupling ' &

+

'&

'

('

4&(/

0,1& &

&

0,1&

%

0 '

NA

' !!

)

:1 '%

'

/ (

!

&

%);*

(

PLACE CLOSE TO CPU SOCKET

&

PLACE INSIDE CPU CAVITY

PLACE CAP CLOSE THE RES. DIVIDER 1.7V*(100/100+49.9)=1.7V*0.667=1.1339V

%&

PLACE INSIDE CPU CAVITY

&(

0,1& )

PLACE AT CPU END OF ROUTE

Trace Space --> 20mil Trace Wide --> 12mil H_GTLREF3 TRACE LENGTH < 1500mil

%& 1

4<';%:

SET 1.2V

GTerm --> HOST

1

4<';%:

% ::+

AGTL+Vref

GTerm --> HOST

Wide->7mil,space->10mil,Max Length->12000mil

#,*6/ #,6/ #,6/ #,$/ #,50/ #,*-./ #,*/ #,#+/ #,#+3/ #,*1+/ #,-4-/

:1

:1

4&($

:1

4&(*

#,++/ (

%#

+

CPU <--> MCH

FSB DATA ) &1 ' &1 &1 %& &1 &% &1 ) &1

+

#

=1'

#-$- 8

FSB ADDR&CNTL &1 % &1 %) &1 ( &1

+

HOST <--> ITP #,-./ #,-./ #,-./ #,-./% #,-./&

&%

+

:%

North Decoupling

+

HOST --> GTerm

" " "%

!

! !

!

!

+

REF. TO GND

" " " "

&

12%

!

!

!

!

! !

!

+

2"~10"+/-100mil

!

!

!

!

!

!

HOST --> VRM

! !

! !

! !

+

HOST_DATA MCH <--> CPU

:1

:1

12

! !

! !

! !

+

:1

+

# # # #% #& # #' #( # #) # # # #% #& # #' #( # #) # # # #% #& # #' #( # #) #% #% #% #%% #%& #% #%' #%( #% #%) #& #& #& #&% #&& #& #&' #&( #& #&) # # # #% #& # #' #( # #) #' #' #' #'%

$# $# $# $#

$#

Assignment to DATA CPU <--> MCH D[0..15]# D[16..31]# D[32..47]# D[48..63]#

#*+ #*+ #*+ #*+% :+ :+ :+ :+% :+&

+

REF. TO GND

NET CHANGE

+

2"~10"+/-200mil

+

MCH <--> CPU

!

!

!

+

HOST_ADDRESS

+

" # " # " # " #

" " " "

"

+

12 #$% #$& #$ #$' #$( #$ #$) #$ #$ #$ #$% #$& #$ #$' #$( #$ #$) #$ #$ #$ #$% #$& #$ #$' #$( #$ #$) #$% #$%

!

"

CAD NOTE: 5MIL TRACE 15MIL SPACE

:

! ! ! !

:1

#,*/ #,*1/ #*+ #,*/ #,*1/ #*+ #,*/ #,*1/ #*+ #,*/% #,*1/% #*+%

" " " "

#

# # # # # #! # # # #

# # # # # #! # # # #

# # # # # #! # #

'% '& && && &&'

&1 &1 &1 &1 &1

!

!

!

!

!

!

!

$%# $# $# $ # $# # % %

!

# # "# # # "# # # "# # # " #

! ! ! ! !

: &&) &

&1 &1

:1

! !

!

!

) ) )'

&1 &1 &1 &1 &1 &1

)&

))

&&

&1

&%)

&1

&&

&1

backside caps

)) )

<: <:

)( ' ' & '

&1 &1 &1 &1 &1 &1

PLACE WITHIN 150MIL OF THE MCH GND-- LAYER 2 AND 3 25VDDR -- LAYETR 4

:%

' 2*

!

!

! !

! !

!

! ! !

!

! ! !

! !

!

# # # # "# "# %# # # "# # # # #

:%

&3#,$

) &);)*

&);)*

3#$$ 3#$$ 3#$$ 3#$$% 3#$$& 3#$$ 3#$$' 3#$$( 3#$$ 3#$$) 3#$$ 3#$$ 3#$$

& 3# & 3# & 3# & 3#% & 3#& & 3# & 3#' & 3#( & 3# & 3#) & 3# & 3# & 3# & 3#% & 3#& & 3# & 3#' & 3#( & 3# & 3#) & 3# & 3# & 3# & 3#% & 3#& & 3# & 3#' & 3#( & 3# & 3#) & 3#% & 3#% & 3#% & 3#%% & 3#%& & 3#% & 3#%' & 3#%( & 3#% & 3#%) & 3#& & 3#& & 3#& & 3#&% & 3#&& & 3#& & 3#&' & 3#&( & 3#& & 3#&) & 3# & 3# & 3# & 3#% & 3#& & 3# & 3#' & 3#( & 3# & 3#) & 3#' & 3#' & 3#' & 3#'% & 3#* & 3#* & 3#* & 3#*% & 3#*& & 3#* & 3#*' & 3#*( 3#0- 3#0- 3#0- 3#0-% 3#0-& 3#0-

& 3#/9& 3#/$ & 3#/$

PLEASE NEAR THE DIMM1 ( < 1000MIL ) #,$/ #,6/ #,6/ #,-4-/ #,#+3/ #,#+/ #,50/ #,*-./ #,*/ #,*1+/ #,*6/ #,/ #,/ #,/ #,12/

& & & & & & & & & & & & &

& 3#* & 3#*

# # ! " #

2

& & & &

&3#,*

&1

3.3V*(150/(150+150))=1.65V CAD NOTE: 15MIL TRACE , 25 MIL SPACE

& & & & & & & &

0 0 0 0% 0& 0 0' 0( 0 0) 0 0

& & & & & & & &

3# 3# 3# 3#% 3#& 3# 3#' 3#( 3# 3#) 3# 3#

! ! !

!

!

! !

! !

!

!

!

!

!

!

!

%

# # #

!

# # # #

# # # # # #! # #

& & & &

& & & & & &! & & & &

& & & & & &! & & & &

& & & & & &! & & &# &# &# &#

7$ ' 7$ ' 7$ ' 7$% ' 7$& ' 7$ ' 7$' ' 7$( ' 7$ ' 7$) ' 7$ ' 7$ ' 7$ ' 7$% ' 7$& ' 7$ ' 7$' ' 7$( ' 7$ ' 7$) ' 7$ ' 7$ ' 7$ ' 7$% ' 7$& ' 7$ ' 7$' ' 7$( ' 7$ ' 7$) ' 7$% ' 7$% '

)

&;)*

#!

()

&;)*

:

7*-/ 7*-/ 7*-/ 7*-/%

';0

%

';0

/0

(

GST0:HI SDR MODE LO DDR MODE

/0

&);)*

)& && &%

7$* ' 7$*/ ' 7$* ' 7$*/ ' 7** ' 7**/ '

MCH BALL T13

MCH BALL U13

MCH BALL T17

MCH BALL U17

(

%%4

&;(#

5

&;(#

5)

%%4

SMRCOMP TRACE LENGTH < 1000MIL !

'

*

PLEASE AS CLOSE TO THE MCH AS POSSIBLE CAD NOTE : 12MIL TRACE, 10MIL SPACE

' ' ' ' ' ' ' '

1.8V*(150/150+150)=1.8V*1/2=0.9V RESISTOR DIVIDER PLUS 1CAP PLACED AT MIDPOINT OF BUS SHOULD NOT BE LOCATED MORE THEN 4" FROM EITHER MCH OR ICH2

:

* ( () %1 ( %1

$713#4 ' #5 ( #5 ( #5 ( #5% ( #5& ( #5 ( #5' ( #5( ( #5 ( #5) ( #5 ( #5* ( #5*/ ( #2*-4 (

) (

*

%1 %1

PLACE LOCATE WITHIN 0.25" OF THE ICH2 PIN B4 PLACE LOCATE WITHIN 0.25" OF THE MCH PIN P26 CAD NOTES:USE 10MIL TRACE 7MIL SPACE

$713#4

-:/ ( : /&;(0

!

!

TRACE LENGTH 1500mils CAD NOTE: 5MIL TRACE , 10MIL TRACE SPACE

3#'' %

% " # %#

* 1

1 1

:

7-:-5/ ' 74$3-/ ' 77/ ' 7+6/ ' 71$ ' 7-./ ' 71/ ' 76/ '

*-5 %

/0

PLACE CAP CLOSE THE RES. DIVIDER

(

CAD NOTES: 10MIL TRACE 7MIL SPACE

# # #

!

';0

' ' ' '

7 ' 7 ' 7 ' 71+1-/ ' 7*4/ ' 79*4/ '

#%"

PLACE CAP CLOSE THE MCH PIN

%

%1

)

! # % " # "

(

:1

"# # #

!

*

PLACE CAP NEAR MCH PIN

1.7V*(100/100+49.9)=1.7V*0.667=1.1341V

" # ! #

!

&

)

" %

%*

%1

:

# # # "# $# %# #

7*$ 7*$ 7*$ 7*$% 7*$& 7*$ 7*$' 7*$(

CAD NOTE: 10MIL TRACE 7MIL SPACE

(&

1.7V*(150/301+150)=1.7V*0.3326=0.565V

% 2/'

PLACE CAPS NEAR MCH FOR EMI

&'

&&

(

&

&

(

(

&)

&(

')

'%

1

1

1

1

1

1

1

1

1

1

1

1

SEE SDR LAYOUT GUIDE

&1

CAD NOTE: 5MIL TRACE , 12MIL SPACE CAN NOT EXCEED 1.5

Place Near MCH

&3#,

&;*

$!

+

% %

! !

! !

$!

#! #%"

%

&;*

&

+

# # # #% #& # #' #( # #) # # # #% #& # #' #( # #) # # # #% #& # #' #( # #) #% #% #% #%% #%& #% #%' #%( #% #%) #& #& #& #&% #&& #& #&' #&( #& #&) # # # #% #& # #' #( # #) #' #' #' #'% #,-./ #,-./ #,-./ #,-./% #,-./& #,$*/ #,$*/ 03#/ 03#

+

#$% #$& #$ #$' #$( #$ #$) #$ #$ #$ #$% #$& #$ #$' #$( #$ #$) #$ #$ #$ #$% #$& #$ #$' #$( #$ #$) #$% #$%

+

2$

!

CAD NOTE:NEAR THE MCH (<500MIL)

<:

+

((

!

!

"

:% 5)

ON

100

OFF

OFF

133

0

=1

&;(0 :1

&;(0

% '

))

%'

0

0 . %)&

% . 33*%)& %

%) (

&;(0

/&;(0

&;(0

)

&;(0

)

&;(0

$

1

0

2

" "

"

1

%% %

%% %%

% %&

/( /(

!

)' &

%% %%

"

)(

&(,?

&#

'

!

(

%%

"

(

%%

"

"

(%

%%

"

%%

"

"

(&

%%

"

"

6 &;%3#>

$

&;(0

0

#-$-,8

100FSB

&1

%)

(

%%)

&1

& ( $ & ( 5

*-5

)

%&

&1

OFF

%&

&1

AUTO

)'

&1

OFF

)&

&1

3-4

ON

%%

PIN8 PIN14 PIN19 PIN32 PIN46 PIN50 PLACE CAP CLOSE TO CK408 PIN

CLC FILTER

1-2

133FSB

% /2

+

&1

4*'/%

&

012/ 012 0+1/ 0+1 03#/ 03#

+50 ( 2*50 ) 1+50$ ) 1+50* ) 1+50

1+50$ )

1+504 1+507 ( 150+# ( +#'' ' $71'' 3#''

5$50 1+50 ) 1+50* )

( 50&

)

%%

"&

(

%%

"&

" !

%) % % %' %

1 1 1 1 1 1

%& %' %' % %% %'%

1 1 1 1 1 1

)%

1

) )& %

1+507 150+# ( 1+504

'

&);)* &);)* &);)* &);)* &);)* &);)*

:% 5%

'

%&%

&;(0

&1

4*'%/% %% 2

+

%% %1

) %1

CLC FILTER PIN 1

PIN 26 PIN 37

PLACE CAP CLOSE TO CK408 PIN

! !

%& %1

FS3

FS2

FS1

FS0

CPU

3V66

PCI

0

0

0

0

1

100

66.6

33.3

1

0

0

0

1

133

66.6

33.3

1

1

1

1

0

66.6

66.6

33.3

1

1

1

1

1

200

66.6

33.3

&

)

%%

&

(

%%

+#'' (

&

('

%%

$71'' '

&%

!

%%

!

&

%(

%%

%

%%

FS4

&&

#

&&

/

3#''

+50 2*50 (

50& (

3''/)

!

%

"

$2$ $2$ $2$ $2$' $2$ $2$ $2$( $2$)

$%+ $%+ $%+ $%+' $%+ $%+ $%+( $%+)

$%, & $%,+&

$%+ $%+ $%+ $%+'

$%,-.

+/ +/ +/ +/' $%+/. $%+/.

' ) +0 ' ) &

-1

1010000B

$% $% $% $%' $% $% $%( $%)

$% $%* $% $% $% $%' $% $%

$%( $%) $% $%* $% $% $% $%'

$% $% $%( $%) $% $%* $%' $%'

$%' $%'' $%' $%' $%'( $%') $%' $%'*

$% $% $% $%' $% $% $%( $%)

$% $%* $% $% $% $%' $% $%

$%( $%) $% $%* $%( $%( $%( $%('

3++'

$%+ $%+ $%+( $%+)

+/ +/ +/( +/) $%+/. $%+/.'

(

8/

3++' ' 8/

&$4$$5%46%7

1010001B

$% $%

$%&& $%&& $%&& $%&&' $%&& $%&& $%&&( $%&&) $%&& $%&&* $%&& $%&& $%&&

4$$

4$$

3++'

3++'

&$4$$5%46%7

89

+(

3++'

+*

+

+*(

+

+'

+(

9

9

89

89

89

89

+ 9

+

+*

+'

+*

+)

+'

+(

+'

+(

+

89

89

89

89

89

89

89

89

89

89

"

!

#

4$$'

3++'

$% $%

$%+ $%+ $%+ $%+' $%+ $%+ $%+( $%+)

$%+ $%+* $%+ $%+

$%,-.

$2$ $2$ $2$ $2$' $2$ $2$ $2$( $2$)

$%, & $%,+&

+/ +/* +/ +/ $%+/. $%+/.

' ) +0 ' ) & 3++'

8/

-1

1010010B

$% $% $% $%' $% $% $%( $%)

$% $%* $% $% $% $%' $% $%

$%( $%) $% $%* $% $% $% $%'

$% $% $%( $%) $% $%* $%' $%'

$%' $%'' $%' $%' $%'( $%') $%' $%'*

$% $% $% $%' $% $% $%( $%)

$% $%* $% $% $% $%' $% $%

$%( $%) $% $%* $%( $%( $%( $%('

+/ +/ +/ +/'

+/ +/ +/( +/)

)

:;

:;

)' ) ') '(

+ +' + +

)1 )1 )1 )1

) )) '

+ +'* + +'

)1 )1 )1 )1

() ) ' )

+ + +'( +

)1 )1 )1 )1

PLACE THOSE PARTS BELOW 3RD DIMM FOR TERMINATION

$%&& $%&& $%&& $%&&' $%&& $%&& $%&&( $%&&) $%&& $%&&* $%&& $%&& $%&&

&$4$$5%46%7

"

!

#

&

( *1+/

PRIMARY IDE CONN. %% +- )( & % ' ( ) % & ' ( ) % & ' ( ) % % % %% %& % %' %( % %) &

!% ! !#

( 1-. ( 1+9/ ( 1+/ ( 1+6 ( 1$0/ ( +.& ( 1$ ( 1$ +-$1/

&' %%

!% ! !#

( -. ( +9/ ( +/ ( +6 ( $0/ ( +. ( $ ( $

+-$/

%(

!# !#

& %

&;(0 &;(0

&( %'

/0 /0

)

/;'0 /;'0

: : %:* :%

)' &(

( ) 1+./ % $71'' 7-./

1$ (

7 7 7*4/

@;;A

( @;;A

SECONDARY IDE CONN. +- & & % ' ( ) % & ' ( ) % & ' ( ) % % % %% %& % %' %( % %) &

7*$

7*$ 7**

7*$& 7*$'

7$% 7$) &)

) &(

7$( 7$

7$* 7$%

$ (

7$ 7$)

7$( 7*-/ ( %/

( /

)

( %1/

%

'

#

7+6/

4%$ 7-:-5/

&

( 1/

2$

2* 4%$ 2

%

7$ 7$

4%$

2

7$* 7$(

7$ 7$%

4%$

7$ %

1''

'' $

7$& 7$

7*-/

0

C:

!

!

!

!

% #

( " # $# )

# )

&

' )

! )

&

$ )

! # $ )

"#

# " # # # )

"# # )

# )

)

&# # $ )

$ )

#

!

!

!

!

!

!

# $ )

# # # $ )

$ )

&

$ )

&

# %# # $ )

! # $ )

&# $ )

&

!

!

:%

'' 0

:

61--B

"

7

71+1-/

%

79*4/ 7*$

7*$ 7*$(

7$% 7$

7$' 7$&

7$ 7$

74$3-/

# !

76/ 71/ 1+13-/ ( )

71$ 7$

7$% 7$

7$) 7*-/

-

.% /%)&

/

7$& 7$ 7$ $713#4

$713#4

& 0,?

'&

&

&%

&

'(

'

')

(

&1

&1

&1

&1

&1

&1

&1

&1

PLACE

:%

$713#4

(

''

'

&1

&1

&1

&1

Maximum Length

Trace Spacing (5 Mil Trace)

1X Timing Domain

7.5"

10 Mils

NEAR MCH PIN AA21

Length Mismatch

Relative To

N/A

N/A

Notes

2X/4X Timing Domain Set#1

6"

15 Mils

+ / - 0.25"

GADSTB0 GADSTB0-

GADSTB0 AND GADSTB0Must be same length

2X/4X Timing Domain Set#2

6"

15 Mils

+ / - 0.25"

GADSTB1 GADSTB1-

GADSTB1 AND GADSTB1Must be same length

2X/4X Timing Domain Set#3

6"

15 Mils

+ / - 0.25"

GSBSTB GSBSTB-

GSBSTB AND GSBSTBMust be same length

MISCELLANEOUS SIGNALS

GFRAMEGDEVSELGIRDYGTRDYGSTOPGPAR GREQGGNTGPIPEGRBFGWBFGST[0..2]

USBAGP+ USBAGPAGPOCPCIPMETYPEDETGPERRGSERRPIRQ0PIRQ1-

2X/4X TIMING DOMAIN ROUTE 5 ON 15 FOR STROB SIGNAL ( 1 : 3 ) STROBE SIGNAL TO OTHERS 5 ON 20 ( 1 : 4 ) GAD[0..31] GBE-[0..3] GADSTB0 GADSTB0GADSTB1 GADSTB1GSBA[0..7] GSBSTB GSBSTB-

<:

:

NEAR AGP PIN B66

C:

&

&

&1

&1

: %( 2

+

PLACE ON PCI SIDE OF AGP SLOT PLACE ON PCI SIDE OF AGP SLOT

NONE

1X TIMING DOMAIN SIGNALS

(' +

CAD NOTE: PLACE NEAR AGP SLOT

1.5V*(1K/1K+1K)=1.5V*1/2=0.75V

Signals

&&

&1

1+./

CAD NOTE: PLACE NEAR AGP SLOT

&'

CAD NOTE: PLACE NEAR AGP SLOT

1+./ ( )

/;(0

7$*/ 7$'

&%

7$ 7$'

:

PLACE

7$*/ 7*-/%

CAD NOTE: 12MILTRACE, 25MIL TRACE SPACE

0,?

1+./

'

7*$% 7**/

* :%

1+/ ( ) 77/

$71,;:,

PLACE CLOSE TO IDE CONNECTOR PIN

:

PLACE NEAR THE AGP INTERFACE

'% ;(0

() /;(0

473P

:%

:

( $

$71

&' &1

473P

:%

IDE TRACE <= 4" 1@;;A

( 1@;;A

# # ! " %

& ( ' ) ) ( ( (' ) () ((

/';0 /';0 /';0 /';0 /';0 ';0 ';0 /';0 /';0 ';0 ';0 /';0 /';0

:

:

)

/';0

/';0

/';0

)%

/';0

%

/';0

/';0

< 100MIL AGP SLOT

< 500MIL

AGP SLOT

!"#

!

'

"

: %:*

:%

%:*

:

%&&

') 0

:1

&1 :1

:*

CLOSE TO ICH &

:*

&1

4$3-/

# # ! !

%

& ' 8&

$$% $*' 6 $$) 9 $*( :% 9 :& 9 $$ $$( 9 9( 6( 6

# #

* ) 1-./

* *

1+.4 5113-/

% 71 71% 71(

5$,8 5$,8 5$,8 1+.B-<71 5$,8 1+.B4<71% 5$,8 1+.B7<71& 5$,8 71( 71 5$,50 71 5$,6 71% 71 71) 71 71 71 F4,G4,H3,H4,J1,C1,D1,E1,E2,E3,E4,J2 --> NC 71% 71( 71

:

' *1+/

4 ' ) 1

% $* 1&

3 3 &

" " " " "

7 7 # 4% 4 4

"$ "$ "$ "$ "$ "$

7% #

" "#"

(&(*

2*

#&$ %(% $

& % #&$

105P

ICH2->ATerm

&' &1 &

&1

2 &&

))

%(

$

'1

&1 &&&

&1 %%%

&1 %'&

&1 %(

) ) ) ) )

17/ 17/ 17/ 17/%

) ) )

$

! " !

--, --,+ --,2 --,#50

3 '

2

8

&1

4 4) - $' ' *'

7 * 4 *( 7) ( 7 ( 7 $(

! ! !% !% !# !#

#) # =) = 0 5 3 3 5 5 0 0 = = # #

*) ) $ - * ) $) $

2) :

" "

*

%&

% 1

#"

%%

!

$

) 0

! &%

$

$

&

JP3 1-2:NORMAL 2-3:CLEAR CMOS

17/ 17/% 17/ 17/

% (

;D ;D ;D ;D ;D ;D ;D ;D 0

% ( ) %(

& '

* *

&

0

((

)

&;(0

&;(0

:% **

&

:%

0

:

% &1

1

&)

0

&&

0

;08&

& '

0

%% %

%:*

&;

:

$

& ) % %

;D ;D ;D ;D ;D ;D

%

;D

/&;(0 /&;(0

) 3*$ ) 3*50

Debug only

%

0

)'

0

%%

)(

%')

Debug only 0

19$8

%$

%' (

/0

%&

.'

;(0 ;(0

/(

% & 5 % & $

:% (

.( /(

/;(0

:%

%&'

C:

Debug only

;0

$

)

10K

:% ICH2<->SIO

Nearthe ICH2 Power pin

%:*

+#*

%:*

* FOR DEBUG ONLY

Only for Debug

%1

@;;A '

:%

;0

:%

) ) )

@;;A

10K

:%

%:*

& ' '' &( &'

1@;;A '

;08&

" " " " " "

1@;;A

TRACE 10MIL, LENGTH < 500MIL

105P %

%%

' ' ' ' ' '

1-. ' -. ' 1$0/ ' $0/ ' 1+/ ' +/ ' 1+9/ ' +9/ ' 1+6 ' +6 '

=1)

A2

' ' ' '

1$ 1$ 1$ $ $ $

0 3

:-4 :-4

1/ / %1/ %/

1

& 0

%1 &

:3197

%&

1 %&)

0

%

35+0 35+0

:*+$ 8 8 B

3 &

% 1

*$&<

!

--, --,+ --,2 --,#50

C

A2

$$2

% & ' ( ) % &

2*11 2*1 2*11 2*1 2*11 2*1 2*1%1 2*1% B B B B%

:

#"

1 1 1 1% 1& 1 1' 1( 1 1) 1 1 1 1% 1& 1

5$<49# 5$<49# 5$<49# 5$%<49#% 54$3-B<49#& 5.B 5.B 4

A1

$,B $,6 $,*+,50 $,$$,2 $,$$,+ $,$$,+ 10

- -)

%

0

+#$

50& 50& 50''

0& 0% =& =%

$ $

1-. -. 1$0B $0B 1+B +B 1+9B +9B 1+6 +6

71' 1+.B#<71 +2-B

9( 6 $*) $$) 9 6) $* $$ 9) 6 6 9

!

/

10K

1B B 1B% B% 1$ 1$ 1$ $ $ $

3*$$ 3*50 3*$5-<71

6 9 $*% $* $* 6% 9% $$

& & & &

2*1C 2*1/ 2*1C 2*1/ 2*1C 2*1/ 2*1%C 2*1%/

/

&(%1 %:*

%1 &

%&

1-./ 1-./ 1-./ 1-./% 1-./&

'

&1 %(

&1

CLOSE TO ICH

: 1) ) 1 6 9

% &%

18P

#" ! " "

71 71& #3B 51,%B 51,B 190 3,190 19*B +B 3B 2$B 250

100P

%:* :*

3) 1 &

5$,50 5$,6

$6

%'

-+.

5$,8 5$,8 5$,8 5$,8 5$,8 5$,8

:*$

Place 104P in each corner :% :

6 3& )

5$ 5$ 5$ 5$% 54$3-/ 5./

15ms A1

$ "

$$+ $$+ +#10 )% ;0 % ;0

BAT54C

%(& $

-83+/

$*50

+.& ' +. '

ICH2<->SIO

$$' $*' $*(

$/

' ) ' ) ) )

0

% 50& % 2*50 % +#''

%%&

0

%%

NEAR ICH2 HL PIN

1+./ 1+./ 1+./ 1+./%

" 2$

%

&1

* %

2$

%

$

9 : $$% 9' $* 6' 9 $$( 6( $$

) 3*$ ) 3*50 &1

#2*-4

C

' ) 1+/

)

%(

250

#5* #5*/

1 1 1% &

%& 0

190 30/ 919/ +#+/

:

#5 #5 #5 #5% #5& #5 #5' #5( #5 #5) #5

%! ! %%

#-3/ 51%/

0,$3/ 51/ 4-/ +7-/ #,++/ + 3+ 83+/ 150/ 0*/ $7$- 19,7

7B 7B 7B 7B% 7B&

$& * $ *' *( $ * $) ' ( $' $( $% *&

GP22_VDDAGP SEL GP23_BIOS_WPT GP27_FM3570 MUX SEL

1-.B 1-.B 1-.B 1-.B% 1-.B&

-.B$<71 7B$<71' -.B*<71<1-.B 7B*<71(<7B

% $$ 6& 9& $* $ & & 5 *& $& $*& $$&

+.& +. $1+50 $1+ $1+ -+.

1+50 -:-5B 4$3-B +6B 6B 1B 1+B 150B 1$ -B 1-B 13-B

3% 5 5% 5&

* "

1+.B$ 1+.B* 1+.B 1+.B

,*-B ,*-B ,*-B ,*-B%

"" " " " $ %

% % (

#5 #5 #5 #5% #5& #5 #5' #5( #5 #5) #5 #5 #5* #5*B #31 #2*-4

$ $ * * *% % $%

% 150+# ) -:-5/ ) 4$3-/ ) +6/ ) 6/ ) 1/ -:/ ) 150/ ) 1$ ) -/ ) 1-/ ' ) 1+13-/

& ' 8&

% (

$3B 125B 4-B +7-B ++B + 3+ 3+B 150B +B $7$12197

,*-/ ,*-/ ,*-/ ,*-/%

$ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $% $%

2*

) ) ) )

$$& $*& 6& 9 9& 6 $*% $$ $* 6% 9' 9% 6' 6 $$' 6 : $$ : $* 2& 9) 2% 6) 2 $*) 2 9 & 6 % $$

0

) $, ) $, ) $, ) $,% ) $,& ) $, ) $,' ) $,( ) $, ) $,) ) $, ) $, ) $, ) $,% ) $,& ) $, ) $,' ) $,( ) $, ) $,) ) $, ) $, ) $, ) $,% ) $,& ) $, ) $,' ) $,( ) $, ) $,) ) $,% ) $,%

'

2$

NEAR THE ICH2

;0 ;0

$

!

(

"

5+/ ++/ $4/ */

5+B ++B -B $4B

&&

" "

% 1

%1

0

124$ 9$4- 4$ %1 CPU FAN

;2 19 ( 919/ 15/

513/ 5/ CHASSIS

/0*

. /(

7

)

( /

/#-$-

' && 14:

.% %)'

&

12V*(10K+27K/(4.7K+27K+10K))=10.647V 12V*(10K/(27K+4.7K))0=2.8776V

&;(0 '

%1

0

64$ 9$4- 4$ %1

" /:

/:

% &;(0

% &&

64

%

0

5%

%(&

=*

!

)'

% %%) %% %%&

%0

'0

'0

0

"

)

"

)&

*:

%%1

"

'

5

'

%

% %

'

"

&&

0

#" " "

/0

#"

&

" " %"

&1

SYSTEM

$

10K25C

%%8&

5%

:

5

'

5'

'

&(1

&(1

&

&(1

&(1

<

'' ' '% '

)(

&1

*B *B +* *B 2* *B *B +*B

: :*

%

$-1-B :+ :+ :+ :+% :+&

C:

% & ' ( )

C $ $ $% 6 6 $& 6% $ /

:- :<+.+ +-8B 3$B *B $B 3*B +B -1B 9B 9-B $0B 91B $$B #-$B 0#7B

/:+ /:+

4$+ 4$+ 4$+% 4$193 4$193

1

% & ' ( ) % & ' (

"$ % % %!

3+<71 3<+.+ 71$<71( 71*<71' 716<71 716<1'<7& 718<1<7% 718<1&<7 71*<1%<7 71$<1<7

+8<71' +8<71 +8<71%&

$:

"

) % & ' (

!

(

$ $

')

$

(

&

%1

%1

%1

%1

*)

37

& ' & ' & ' % % %&

COM2

4

% ( ) % ( ) % ( ) % %%

5

'

# # $ $

;0 %'& ;0 % (

& '

$ $ # #

& &( /%1 /%1 )( &% &% )) )% /%1 : /%1 + 1 1& & 1% % 1 1 &' &1

7

'# '# '$ '$

4 -

: 7$35& 4*'%/%

7:

%(' 0

3 3 3 3

)

3

!

(& 0

;08&

9%'(#4

%%8&

/%%18&

%% %& %& %'

37

# # $ $

'$ '$ '# '#

5'

(

:

%(( 0

3$ 350 0$ 050

37

:-4

:+ :+ :+%

COM1

37

:

' 08&

C:+

*)

!

/%%18&

*

37

" !

/: ( /%%18&

:

10K

:-$ :-* C%;%:+

+:*

2-3 ON:K/B POWER ON

C: 6 6 6% $ $ 6& $% 6 7 (

=1

/: /%%18&

2'

) ( ' & %

" !

& () % (

<

" !

1%

:

& 5%(

% & ' ( )

C $ $ $% 6 6 $& 6% $ /

(

51,8B<71% 9<71& 25-<71% 15-<71% :B *--1

)

37

%'& %' %'' %'''

37

3B<71%% 190<71%

/&1

& %

C: 6 6 6% $ $ 6& $% 6 7

1+B 12B 195B<71%

)

CASE &

:* :*$

) ( ' & %

" !

' % & &) (

%(%

0

"

CPU1 5&

%(

%0

&1

10*3

)) )

10*3 =$

%)

DEL RT2

4*'/%

;$ 15642-

08&

5

1+

$7

' & 08& 0

0

TO CPU D+/D 1+

/4*/'/% 4

( % % %(

%

9$4- 4$ %1

+:*

) ( '

%"

(0

('

&

C:

C:

3

:+ :+ :+ :+% :+&

:1 : :%

"

(0

(% ) '& )

: %&%

-

%

( (

$-1

/&;(0

25- 15- ( #-3/ *--1

SYSTEM FAN

C:

' '( (

( 51%/

OPEN=CASE CLOSE

%

% %%

C:

&

' (&

$B $B +$ $B 2$ $B $B +$B

0*50B 7$3 0*

2&

"

(0

:*

18&

:*$

& % 18& 18&

3 :

(

Put caps near the end of power pin

% &;(0

. /(

7

&&

) '

' 18&

37

50+ 1+50 250+

/

. /%)'

*

#!

0-650/ ( $7$( 0*/

(

/0

%&

/&;(0

'

%

%%

!

%'' %%

5<71 $<71

C: (

!

% +50 % 1+504 ( 250

!

%&

% & ( 5 % & ( $

) )

&% && & &'

1$$55-5

&(0

0

10P

%'& %( % %)

%'

:%

% /1

&%& 2

(' &;(0

% % & & ' ( ' ( ) &;(08

%)

13-B -+.

%& %& %% %& %' %& )& -/

%& %% %& %& %'

&(0

) %

&( & & & %) % %( %' % %& %% % %

&&

!

.% (

7

#

1

1 &;(08

%)

)

( 5113-/ ( -+.

*B 1 1 1 1% 1& 1 1' 1( $0B *26 15

&&

101P +#+/ (

5$ 5$ 5$ 5$% 5.B 54$3-B 5--B

:

'

%) /1

( ' & ) %

2(

%%8&

& ;0

5$ 5$ 5$ 5$% ( 5./ ( 54$3-/ ( -:/

( ( ( (

%:*

:%

:

%%8&

'# '# %(

'$ '$

('

)%

)

)

%

()

(%

&(1

&(1

%1

%1

%1

%1

1

7:

;0

)

;0

;0

)

;0

! *

$7

IrDA

%( %) /&(1 /&(1

%) /&(1

%&

!

"

( 1-./ /:

:

:

:%

% 1+50$

# !

* * *% *& * *' *( * *) * * * *% *& * *' *( * *) * * * *% *& * *' *( * *) *% *% *% *%% *%& *% *%' *%( *% *%) *& *& *& *&% *&& *& *&' *&( *& *&)

1+ /: 0 7 C: C: +*/ +/ 1/ : 1/ 7 7 : 7 50 7 -./ C: $E%F $E)F 7 $E(F $EF C%;%: <*-/E%F $E%F 7 $EF $E)F C%;%: $E(F <*-/EF 7 +6/ C%;%: -:-5/ 7 50/ 1-/ C%;%: -/ C%;%: <*-/EF $E&F 7 $EF $EF 7

/ C: 3 + C: +$/ +/ C: : C: : 7 7 : --/ C: 7/ 7 : $E%F C%;%: $EF $E'F 7 $E&F +-5 C%;%: $EF $EF 7 $EF $E'F C%;%: 4$3-/ 7 6/ 7 1/ C%;%: */ 7 1$ $EF C%;%: $E%F $EF 7 $E)F

* *% *& * *' *( * *) *' *' *'

$EF $E(F C%;%: $EF $E%F 7 $EF C: $0'&/ C: C:

<*-/EF C%;%: $E'F $E&F 7 $EF $EF C: -.'&/ C: C:

C:

/:

:

C:

/:

:

:%

:

:%

%:*

"

# ! !" !

1+/ ' ( 17/ ( 1+13-/ ' (

% 1+50*

# !

1+,,

* * *% *& * *' *( * *) * * * *% *& * *' *( * *) * * * *% *& * *' *( * *) *% *% *% *%% *%& *% *%' *%( *% *%) *& *& *& *&% *&& *& *&' *&( *& *&)

AD26:C,D,A,B

1+ /: 0 7 C: C: +*/ +/ 1/ : 1/ 7 7 : 7 50 7 -./ C: $E%F $E)F 7 $E(F $EF C%;%: <*-/E%F $E%F 7 $EF $E)F C%;%: $E(F <*-/EF 7 +6/ C%;%: -:-5/ 7 50/ 1-/ C%;%: -/ C%;%: <*-/EF $E&F 7 $EF $EF 7

/ C: 3 + C: +$/ +/ C: : C: : 7 7 : --/ C: 7/ 7 : $E%F C%;%: $EF $E'F 7 $E&F +-5 C%;%: $EF $EF 7 $EF $E'F C%;%: 4$3-/ 7 6/ 7 1/ C%;%: */ 7 1$ $EF C%;%: $E%F $EF 7 $E)F

$ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $% $% $% $%% $%& $% $%' $%( $% $%) $& $& $& $&% $&& $& $&' $&( $& $&)

KEY * *% *& * *' *( * *) *' *' *'

$EF $E(F C%;%: $EF $E%F 7 $EF C: $0'&/ C: C:

C:

:%

AD25:B,C,D,A

$ $% $& $ $' $( $ $) $' $' $'

: :%

$ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $% $% $% $%% $%& $% $%' $%( $% $%) $& $& $& $&% $&& $& $&' $&( $& $&)

KEY

:%

AD30:D,A,B,C

<*-/EF C%;%: $E'F $E&F 7 $EF $EF C: -.'&/ C: C:

$ $% $& $ $' $( $ $) $' $' $'

* * *% *& * *' *( * *) * * * *% *& * *' *( * *) * * * *% *& * *' *( * *) *% *% *% *%% *%& *% *%' *%( *% *%) *& *& *& *&% *&& *& *&' *&( *& *&)

%:*

% 1+50

"

( $,% ( $,)

( $,( ( $,

( ,*-/% ( $,%

( $, ( $,)

( $,( ( ,*-/

#

#

!

!

!" !

( ,*-/ ( $,&

( $, ( $,

( $, ( $,(

( $, ( $,%

( $,

1+% /: 0 7 C: C: +*/ +/ 1/ : 1/ 7 7 : 7 50 7 -./ C: $E%F $E)F 7 $E(F $EF C%;%: <*-/E%F $E%F 7 $EF $E)F C%;%: $E(F <*-/EF 7 +6/ C%;%: -:-5/ 7 50/ 1-/ C%;%: -/ C%;%: <*-/EF $E&F 7 $EF $EF 7

/ C: 3 + C: +$/ +/ C: : C: : 7 7 : --/ C: 7/ 7 : $E%F C%;%: $EF $E'F 7 $E&F +-5 C%;%: $EF $EF 7 $EF $E'F C%;%: 4$3-/ 7 6/ 7 1/ C%;%: */ 7 1$ $EF C%;%: $E%F $EF 7 $E)F

$ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $% $% $% $%% $%& $% $%' $%( $% $%) $& $& $& $&% $&& $& $&' $&( $& $&)

"

* *% *& * *' *( * *) *' *' *'

1+,,

$EF $E(F C%;%: $EF $E%F 7 $EF C: $0'&/ C: C:

<*-/EF C%;%: $E'F $E&F 7 $EF $EF C: -.'&/ C: C:

17/& ( $,% ( $, ( $,' ( $,& ( $, ( $, ( $, ( $,' (

# ! !" !

KEY

%:*

$ $% $& $ $' $( $ $) $' $' $'

$, ( $,% ( $, (

$,) ( ,*-/ ( $,' ( $,& ( $, ( $, (

1+,,

'(

%

%)

*** *** !

( 1-/

( 150/

" " " "

( 17/ ( 17/ ( 17/ ( 17/%

( 1$ ( -/

:

1

% & ' ( )

% & ' (

;(08

! # #

% & ' ( )

% & ' ( )

( 4$3-/

( 1/ ( -:-5/ ( 6/ ( +6/

:

1&

:

;(08 ( 3*50 ( 3*$

%'

/

!"

%(

/

!

:

% $

( ( ( ( ( ( ( (

:% %)

&1

%

&1

%(

&1

%

&1

(

&1

1-./% 1-./& 1-./ 1-./ 1-./ 1-./ 1+./ 1+./%

1%

% ' (

% & ' (

&

;(08

101P

%% (

;'0 ;'0 :%

PLACE CLOSE TO PCI5 SLOTS ' ( 1+./

%)

;(0

%

/;0

%:*

%

:%

0

' ( 1+./

22K Only for Debug

!

)

"

:%

78L05 O

G

I

+

%'

1K

%' &1

:% $:

2

:2

5

"

! !

'' /';0 (BOX)

%)

% 1 /+

& 3

$7

% 1

8

'&%

'&"

2 $5$

%

%(

&1

10K

/

$7

&1

" "

& & &

!

"%& "%&

'& '&

% % %&%

" &%& " &%&

$7

" "

( &1

$7

$ $ $:

!! !!

) /;0

!

' 0 2

%)

:

5+- +

1

$7

BODY OF CONNECTOR TO BE GND

&

% /&1

1

;0

%(

%'

%&

1

1

1

0 83+-4

& +

)(

&)

5++

& %

5+

5'

& /0

%

5+5

$7

!

"%"

5

$7

" &" & " &" &

&;('3

% /0

( 2

$7

"

5

( 1

1

& %

83+ 1

3+ 3+

% 1

1

%

1

" &" " &

"

:%

$7

"

$7

LINE_OUT $7

"

0 ( 5$,8 ( 5$,6 ( 5$,8 ( 5$,8 :* $/

"$ "#" "$ "$

! /: :%

( --,+ ( --,#50

* * * *% *& * *' *( * *) *%

* " " "%"

% & ( 5

#" !

( $6 ( $$2 ( $*50

&& &1

--:- --:- --:- 7 --:- --:- 7 5$,8 5$,6 7 5$,8 5$,8 7 --:- C:2 2*,B 7 /: C%;%:

--:- --:- 7 --:- --:- 7 5$,8 5$,8 7 5$,50 5$,8 --:- 2*C 7 2*/ C: 7 C%;%:2 C:

7 --,2 --,#50 7 3*,$ 3*,5 1+3$6,B 7 6 $$,2 *+50

7 --,+ --, 3*,$ 3*,$ 3*,$ --B --:- $$,+ $$,+ 7

$ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $)

"$ "$

5$,8 ( 5$,8 (

" "$

5$,50 ( 5$,8 (

C: %:* :

$ $ $ $% $& $ $' $( $ $) $%

* ! " "

& &1

%'

0

--,2 ( --, (

;0

%' 0

$ % & ( $/ (

" "

& &1

%'%

:%

* * *% *& * *' *( * *) * * * *% *& * *' *( * *)

$$+ ( $$+ (

%' 0

&( &1

5(

!!

%%'

!!

%%

+

"

0 %'

&(

10

+

0 %&

'

1K

/0

"

' /&;(0

$7

%

1

!

1 $7

% &

'

&%& &%&

"

$7

'

!

/ /

"&

' )

#-$-8

$7

+

10

%%

!! !!

'( &;(0

83+-4

&

# &% &" "&

"&

105

"

!

5+

%%

%

$2+

%

'

1

$7 '%

(%

'

83+

" ! " #"

A

$7

$ 0/S8

5+5

' /&;(0

$7

%

' 1

% /

!

%& &1

7

4*(

7

+

& /&1 /(5

/

"

$:

:

DIP %&

) &1

4*'/%

+

%

%&' &1

C:

&(

105

( 0

' 0

5&

&1 &

& %

&

&(

$

$

10

102

101P %&

& &1

% 1+507 :% ( 71%

%

%"

&

%

&;(0 %%

(

%

)

&(

(

:%

GP23 HI:UNLOCKED LO:LOCKED

& &1

49# 49# 49# 49#% 49#& B ++B 50 91B *5B +<:+5 :$ 7$

471+ 471+ 471+ 471+% 471+& 42 42 42 42 42 + + + +% : : 7 7

' & % %

$7

)

101P

$7

1'' ' '' '

%& ;0

:% %)%

%"

0

C:

)

$

(

' /&;(0

$

/&1 (&

'& /&;(0

%

&;(0

') /&;(0

.%% %)&

% ' '

:%

"

( #,++/

HOST->FWH

&'

VCCP &;(0

$7

/$28

$7 $7 BODY OF CONNECTOR TO BE GND

.%& %)&

49#

*

VOLTAGE MODIFIER : VCCP -> VCC3

' /&;(0

(BOX HEADER)

32PIN PLCC

$28 % &

/&1

% & ( %

:11

( -:/

2'

( 5$ ( 5$ ( 5$ ( 5$% ( 54$3-/

'())

!

"

:

:

%(

%)&

0

0

:

:%

<-- IDE1

&&

<-- IDE2

%% /

:

<-- FPIO

' +-$/

!

$/

& &&

' +-$1/

%)' %%0

%& &;(0

&& &(1

%'

SIO->

*--1

ICH2->

%)% 2

5%)

*

/4*/'/%

5%

4%

40Mil Trace width

/4*'/%

!

( /

%&& '0

%))

5V*(560/(560+470))=2.718V

&1

2*

%'

4*'/%

0

&( &;(0 15- 2*

&

!

2*

.% /%)&

&

*

%' /

%( 1

%)&

* -

: . %)&

*2>> %

'

*2>>-

-->FPIO

--> FPIO

& /&(1

-

:* )& &;(0

:%

#-$- 8 &%

%%(

.&

0

SIO -->

& &1

%

SIO --> 25-

:

( +#10 :

/(

0

PLED-->L ==> GLED-->Black PLED-->H ==> GLED-->Light BIOS --> S1 State

%%%

/&&

5%

$

FPIO -->

/4*'/%

3+41/

471P

%(

--> ICH2

$

-83+/ (

/ 20mil

40Mil Trace width

/4*/'/%

4

+:*

37

20mil

42-,3

5) &(<$

%

!

20mil

&

( /

20mil

10mil

0 %''

5V*(560/(560+470))=2.718V

&1

&

37

FPIO -->

=

20mil

&

$82*

: %)

5%& 5%% 5%' 5%

%&)

:

&) &' &(1 &(1

8&

:*

& &

%%

%'

/%%

% ( ) %

& ' & '

( )

%

&

#! %%

: RESET :

TURBO LED

2 4 6 8 10 12 14 16

POWER LED

TURBO S/W

3+41/ %)

%

%%

:* IDELED

1 3

2 4

SMI S/W

1 3

2 4

PWR BTN

4,15 %&

%%

%(( 1

&

&( &(1

1 3 5 7 9 11 13 15

0-650/ SPKR

%&

ACPILED

&(1

/&(18&

% 08&

& 0

41

'

19

&%( &1

5V*(10000/(10000+200)=4.902V

/

2*1/ 2*1C 2*1%/ 2*1%C

( ( ( (

%

% /

20mil

--> SIO %)

%

10mil

%' /

)) '0

&% /1

H--> 3.3V L--> 3.3V*(100/(8200+100))=0.0398V

( &1

5(

2*

Close to USB CON. <1000mils

4*'%/'

&

4*

4*'%/'

4*

'

'&

'%

'

&(1

&(1

&(1

&(1

22ms Delay %)

08&

&

.% 0 /%)' &%% 1 %'& /0

%( /%0

) /&(18&

( %)) $

2)$

&

2)*

%

#&*

(

&

&

;0

#&*

& /0

/

0

! &% &;(0

513/

&

10K

%)(

&

4*'%/'

%:*

0

3V

8&

4*%

:*

--> ICH2 30/ (

5V*(4.7/(2.2+4.7))=3.406V

22K

Close to USB CON.37

*

CAP CLOSE TO USB CONN. -

%() /;0

. /%)&

3.3V*(1.2/(3+1.2))=0.943V 2.5V*(1.2/(3+1.2))=0.714V

WAKE ON MODEM

:*

59$0-

/&&

93

&'

93 :*

(

&&

&&

0

&1

+#+/ (

( 2*1C

)

:*

%:*

.) 33*%)&

%( 0

( 2*1/

4*'%/'

( 2*1C

<-- SIO

( 2*1/

4*&

95

'

&)

95

&1

+&&

WAKE ON LAN

&%

&%*)

&1

!

"

C:

C:

:3

/

%%

VID1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0

VID0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

VCORE OFF 1.100 1.125 1.150 1.175 1.200 1.225 1.250 1.275 1.300 1.325 1.350 1.375 1.400 1.425 1.450 1.475 1.500 1.525 1.550 1.575 1.600 1.625 1.650 1.675 1.700 1.725 1.750 1.775 1.800 1.825 1.850

;2

'

0

% 1937 . (

&

0

:%

'

';)0,?

VID2 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0

0

0

% 2

VID3 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

)

:

2

!

) ;2<

VID4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

& 3*

0

%% "

%%*

%%

.( +%(&

&;(/

.)

;/

"

') & &

/;/ ; &(1

%

3*

3*

%

1

5%

! 2% 4$)%

+

2

%

+

2

+

2

Socket North

2

+

(

%

+

2

+

2

% +

'

2

'(

+

Socket South

2

/2

#<+1

(

+ )(

.

;/ +%(

+ ((

&

+ )

+

1

/;/ ; &(1

+

. +%(&

&;(/

( &' &)

'

+

2

:3

)

(

)

+

2

/+%(

2

%( 2

(

& .%

:

+

/2

+%(

:1 % ( ((

+

"" %

#<+1

2

'

" "

" " "

5

) 2

'

:1

+ )&

+ '

+ )

+ (&

+ %

+ )

+ %

+ '(

+ (%

+ (

.%' /+%(

Close CPU &)

:1

' &'

/ :* :*

&% 0

&

&;(0

:*

15/

&( &;(0

.& %)&

.

% &1

(

&& 0

: /:

/:

:%

:% C:

' 61--B

$9/ %

:

$819

.' (

!

5- /-,5-

) ) ) #

% 0

:*

Default VCCP = 1.725V

/:

VID[4..0]=1,1,1,1=VCCP->0.000V VID[4..0]=0,0,0,0=VCCP->1.850V

'

&1

%

/:

&1

%% '

% /

&1 &1

Place Caps Close +12VPWR Pin 5/

:+ :+ :+ :+% :+& :%

:+ :+ :+ :+% :+&

!

FOR FM3570

%" " % " '& " "

"

!

2 '

)

#&$

#&$

2

2 '

%$

19$8 (

(&(*

%)(

:%

%&( 0

%'(

2

)

/

%%

%!

190 (

(&(*

&

223-101091-110

C: 5

C:19 )

1:+ 1:+ 1:+ 1:+% 1:+&

TO PWM REGULATOR and I/O WHM

71( (

VID Adjusetable

Function

/,1&

& %1

43%(3

& %1

$8:

0 2

%&

:% &1

% 0

% & ( 5 % & ( $

0

(&(*

SIO -->

Place Caps Close ATXPOWER Pin

:%

&&

FPIO-->

: &1

2* &

%

& 1

$819

%''

%

!

C:

:

:

%

&1

&1

$81)

)

)

$2819

:3

<$)

%

+

' 2<':

<':

+

%(

<':

+

& <':

%% &1

1

&1

:% :

2<';%:

&1

Place Caps Close AUXPWR Pin

/

12VATXPOWER SPEC. Ver. 1.0

+',"!-$.

!

"

:%

( '',? . %

-

53%&3

( ;0,?

) 2

2)$

+

: %

1.5V/7A

+

2

:*

2.5V

:%

'0,?

% : 5&%

2)*

(% %),?

1.8V

+

+

/2

GP22

-

71 (

. (-

.' #24('(%

53%&3

(& 0,?

VCC15

1

1.5V

0

1.6V

:

1.8V/2A

& 2

+

:%

:% +

2)

+

.% (

!

ANODE

%(' 2

%:*

53%&3

& 0,?

REF CATHODE TL431 Top view

+ %%( 2

+ C:

2/'

:*

"

$9/

+

%) 0,?

0.6A

% /

%& 0

%'(

+

/2

% (

1937

10mS

-

%

%% /&&

%( 0

53%&3

10V

.( (

%

VOUT=1.25*(1+RGND/ROUT) 2& 5(/$=

1V

2

:* :%

DELAY TIMES = 10ms

:

3mS

-

(

*

C:

/&;0,?

0.6A %%' ,?

+

%) 2

%% '&,?

.) %)&

( &(

%:*

.%

/(-

.%(

;2

. %)'

%

%)

&% /&;(0

&

"

&& &;(0

1.0V

:*

2)

% ;0,?

1V

) &&

:*

' ;2

%

2% /5(/$=

::+

1.2V/0.1A

1.25V

& ;0,?

%' /;2

&

/(-

/)),?

$

!

%

"

:%

C

&

:

+

:

/

/

%

%

:

&1

&%'

&)

&1

&

&1 %() &1

%(

1 &1

&

&1 %'

%1

&1 '

%1 %&(

&1 %)

%1

&1

%%

1 %%

&1 (

+

+

%(

+

A.0

:

+

2 A.0 %%

:%

%')

+

1

&1 ' &1 &1

#&$ :

:%

2

#&$ 24 %

:%

%& %(

&&( &1

&1

3

3%

3

3

3'

3&

4+3$0

4+3$0

1$&33

1$&33

1$&33

1$&33

&1

=1

=1(

4+3$0/#+1

=1

=1&

4+3$0/#+1

4+3$0/#+1

:*

:

:*$ %%

%

&1

&1

%:* &%

%)

&1 %)'

&1 %%

&1 %'

&1 &%

&1 &'

&1 &

&1 %

&1 )

&1

&1

3#

!

3#&

3#

&1 %)&

&1

=1 4+3$0/#+1

=1% 4+3$0/#+1

4+3$0/#+1

!

!

3#'

!

3#%

!

3#

!

%

!

&

"

5$:

5 4*'%/%

'

%

8$54*

)

7

;2

;2

7

7 7

:5

.& /%)'

%

(G4

% 0

(G4

3#

:% 3*

5$:

7

(

5$:

59$0-

502 8$54* 1+13-/ :5

&&

7 ;2

6 502

5 4*'%/%

%&

0

:%

5% 4*'%/%

5$:

1+13-/ ' ( ) +

%:*

VO33

4*'/%

;2

;2

5$:

3*

%%

% 2

5(

%:*

%% ;'0 7

5

5- 5$:

'

5$:

/

%

' " %

( ) ,*-/%

! ! ! ! !

! ! ! ! ! !!

" $ ! "

!

!

!

( 17/% ( ) 1-./%

"% '( ' '" ( '"

' '

!

!

!

5$:

5$:

! " %

!

&) % 5$50

1+.4 1+/ 5$50 17/% 1-./% $,% $,% 7 $,) 5$: $, $,( $,' $, $,& 5$: 5$: ,*-/% $,) $,%

( 1+.4 ' ( ) 1+/

4*'%/%

;2 7

$"! $"%

&

$! $% "

/5-

2

!

!

%

;'0

5$:

/;'0

5$$28 -- --0 --+ -- $, $, 7 $, $,% 5$: 5$: $,& $, $,' 5$: 5$: $,( ,*-/ 7

:*

:*

-- --0 --+ --

2(

" %

5$: &

7

;2

)%&'

7

5$:

,*-/ ( )

5*5/5.41

+

) 2

;2

;2

;2

' ;2

) ;2

' ;2

!

!

! ! ! #! "#! ! ! ,*-/ ( ) 1$ ( ) -/ ( ) 1-/ ( ) 1/ ( )

( ) ,*-/ ( ) 4$3-/ ( ) +6/ ( ) 6/ ( ) -:-5/ $,@;;%A

( ) $,@;;%A

%:*

5$: 5- 5-

5$:

/;2

%

( 2

+

/;2

;2

25,*

8C

8/

%

8C

%(

! %% %

CONNECTOR TOP VIEW P/N:UB1112C-L1 (FONCONN)

%(

UL-2

L9

L10

o

o L7

LAN

(

8+/

8/

8C

'(

o x

'

'

8/

(

'(

& (

/

5$: &) (

H3

H5

UL-1

5

%) (

& (

USB

o x

L11

L12

o

o

L1

H2

o x

H4

xoooo o o x o o o o x o o x U1

U2

U3

U4

U5

U6

U7

U8

H6

H7

H8

x o

/4*'/%

+

%

% 25/ RJ45

4 %

% % % %

L3

o o o o o o o o L8 L6 L4 L2

H1

2 8+C

L5

/;2

/;2 /;2

-++*/0

!

"

Mainboard I405

Overview

More details

Related Documents

Mainboard I405

Mainboard

Mainboard

Mainboard 694tasr1

Mainboard 615tcf

Mainboard J618tas

More Documents from "Ho Thanh Binh"

Huong Dan Sua Mainboard

Mainboard I405

Xung Reset

Vrm Mach Cap Nguon Cpu

Mainboard Esc Model P4m800pro M

Chip Cau Bac