Introduccion A La Electronic A Digital

´ A LA ELECTRONICA ´ INTRODUCCION DIGITAL ´ VENTURA GRANDEZ HENRY EDISON. ´ ING ELECTRONICA UNI-FIEE. ´ PAET MECATRONICA CTIC-UNI. 20 de febrero de 2009 Resumen Este manual est´a pensado fundamentalmente para aquellas personas que, consientes de la importancia que la electr´onica digital est´a teniendo d´ıa a d´ıa en la sociedad moderna, desean adquirir una visi´on en conjunto de tan sobresaliente especialidad t´ecnica. El presente material est´a organizado en varios cap´ıtulos que abordan los conceptos b´asicos para iniciarse en el mundo de la electr´onica digital, es por ello que primeramente comenzamos definiendo que es electr´onica anal´ogica y electr´onica digital, a si mismo trataremos sus caracter´ısticas esenciales de cada una de ellas y sus aplicaciones. En la secci´on siguiente trataremos algunos t´erminos utilizados en inform´atica, tales como bit, nibles, bites, works y otros. Ya que dichos t´erminos tambi´en son utilizados en electr´onica para manejar informaci´on de manera digital. De manera similar tocaremos los sistemas de numeraci´on y los distintos c´odigos, tales como el BCD, GRAY, AYKEN y otros. Tambi´en trataremos unos de los temas del algebra para el an´alisis de los sistemas digitales, nos referimos al algebra Booleana, su utilizaci´on ha trascendido por muchas ´areas de la matem´atica y ahora nos apoyaremos en ella para la s´ıntesis de los circuitos digitales y el an´alisis de los circuitos de conmutaci´on. Como un m´etodo alternativo detallaremos la simplificaci´on de funciones de conmutaci´on por los mapas K. Detallaremos las compuertas l´ogicas y las distintas familias l´ogicas a las que ellas pertenecen, nos referimos a la serie TTL y la serie CMOS. Trataremos las nociones b´asicas de los circuitos combinacionales tales como: aritm´etica binaria, en los que se tratara sumadores, restadores, comparadores de magnitud, y de manara similar los codificadores, decodificadores, multiplexores, demiltiplexores. Y para culminar trataremos las caracteisticas internas de las familias logicas. Anexaremos tambien algunos proyectos electr´onicos, datasheet de los integrados utilizados en el curso y ampliaci´on de algunos temas relacionados con la electr´onica digital.

1

UNIVERSIDAD NACIONAL DE INGENIERIA

1.

UNI-FIEE

´ INTRODUCCION

La electr´onica digital es hoy en d´ıa una de las tecnolog´ıas mas avanzadas dentro de la electr´onica como tal, hoy en d´ıa el mundo anal´ogico que nos rodea ha sido transformado por el hombre para su observaci´on, transformaci´on y dominio en simples valores discretos que permiten hacer una traducci´on id´entica de este mundo anal´ogico en el que vivimos. Hoy todas las tecnolog´ıas est´an dando un vuelco total a la electr´onica digital en todos los campos del desarrollo humano, tales como las comunicaciones, la medicina, la industria, la astronom´ıa, la aviaci´on, robotica, etc. Podemos decir que pr´acticamente todos los ambientes en los que se desenvuelve el ser humano esta formando parte la electr´onica digital. De ah´ı la trascendental importancia de conocer sus principios, dispositivos, herramientas y tecnolog´ıas.

Figura 1: LABORATORIO DE DIGITALES

1.1.

´ ELECTRONICA DIGITAL

La electr´onica digital es una parte de la electr´onica que se encarga de sistemas electr´onicos en los cuales la informaci´on est´a codificada en dos u ´nicos estados. A dichos estados se les puede llamar ”verdadero.o ”falso”, o m´as com´ unmente 1 y 0, refiri´endose a que en un circuito electr´onico hay (1- verdadero) tensi´on de voltaje o hay ausencia de tensi´on de voltaje ( 0 - falso). Electr´onicamente se les asigna a cada uno un voltaje o rango de voltaje determinado, a los que se les denomina niveles l´ogicos, t´ıpicos en toda se˜ nal digital. Por lo regular los valores de voltaje en circuitos electr´onicos pueden ir desde 1.5, 3, 5, 9 y 18 Volts dependiendo de la aplicaci´on, as´ı por ejemplo, en un radio de transistores convencional las tensiones de voltaje son por lo regular de 5 y 12 Volts al igual que se utiliza en los discos duros IDE de computadora. Se diferencia de la electr´onica anal´ogica en que, para la electr´onica digital un valor de voltaje codifica uno de estos dos estados, mientras que para la electr´onica anal´ogica hay una infinidad de estados de informaci´on que codificar seg´ un el valor del voltaje.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

´ Esta particularidad permite que, usando Algebra Booleana y un sistema de numeraci´on binario, se puedan realizar complejas operaciones l´ogicas o aritm´eticas sobre las se˜ nales de entrada, muy costosas de hacer empleando m´etodos anal´ogicos. La electr´onica digital ha alcanzado una gran importancia debido a que es utilizada para realizar aut´omatas y por ser la piedra angular de los sistemas microprogramados como son los ordenadores o computadoras. Los sistemas digitales pueden clasificarse del siguiente modo: Sistemas cableados que constan de los circuitos, Combinacionales, Secuenciales. Memorias, Convertidores Sistemas programados que abarcan, microprocesadores y Microcontroladores. Es entonces en este contexto la necesidad, definir que es en si las se˜ nales anal´ogicas y digitales, ya que en nuestro medio abundan dichas se˜ nales. Por ejemplo las se˜ nales que proviene de la vos humana, la temperatura de un horno el´ectrico, el grado de humedad de la tierra, las pulsaciones de los latidos del coraz´on son ejemplos de se˜ nales.

1.2.

˜ ´ SENAL ANALOGICA.

Una se˜ nal anal´ogica es un tipo de se˜ nal generada por alg´ un tipo de fen´omeno electromagn´etico y que es representable por una funci´on matem´atica continua en la que es variable su amplitud y periodo (representando un dato de informaci´on) en funci´on del tiempo. Algunas magnitudes f´ısicas com´ unmente portadoras de una se˜ nal de este tipo son el´ectricas como la intensidad, la tensi´on y la potencia, pero tambi´en pueden ser hidr´aulicas como la presi´on, t´ermicas como la temperatura, mec´anicas, etc.

˜ Figura 2: SENAL ANALOGICA

1.2.1.

´ ´ DESVENTAJAS EN TERMINOS ELECTRONICOS

Las se˜ nales de cualquier circuito o comunicaci´on electr´onica son susceptibles de ser modificadas de forma no deseada de diversas maneras mediante el ruido, lo que ocurre

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

siempre en mayor o menor medida. Para solucionar esto la se˜ nal suele ser acondicionada antes de ser procesada. La gran desventaja respecto a las se˜ nales digitales es que en las se˜ nales anal´ogicas cualquier variaci´on en la informaci´on es de dif´ıcil recuperaci´on, y esta p´erdida afecta en gran medida al correcto funcionamiento y rendimiento del dispositivo anal´ogico. Un sistema de control (ya pueda ser un ordenador, etc.) no tiene capacidad alguna para trabajar con se˜ nales anal´ogicas, de modo que necesita convertirlas en se˜ nales digitales para poder trabajar con ellas.

1.3.

˜ SENAL DIGITAL.

Una se˜ nal digital es un tipo de se˜ nal generada por alg´ un tipo de fen´omeno electromagn´etico en que cada signo que codifica el contenido de la misma puede ser analizado en t´ermino de algunas magnitudes que representan valores discretos, en lugar de valores dentro de un cierto rango. Por ejemplo, el interruptor de la luz s´olo puede tomar dos valores o estados: abierto o cerrado, o la misma l´ampara: encendida o apagada (v´ease circuito de conmutaci´on). Los sistemas digitales, como por ejemplo el ordenador, usan l´ogica de dos estados representados por dos niveles de tensi´on el´ectrica, uno alto, H y otro bajo, L (de High y Low, respectivamente, en ingl´es). Por abstracci´on, dichos estados se sustituyen por ceros y unos, lo que facilita la aplicaci´on de la l´ogica y la aritm´etica binaria. Si el nivel alto se representa por 1 y el bajo por 0, se habla de l´ogica positiva y en caso contrario de l´ogica negativa. Cabe mencionar que, adem´as de los niveles, en una se˜ nal digital est´an las transiciones de alto a bajo y de bajo a alto, denominadas flanco de subida y de bajada, respectivamente. En la figura se muestra una se˜ nal digital donde se identifican los niveles y los flancos.

˜ Figura 3: SENAL DIGITAL Referido a un aparato o instrumento de medida, decimos que es digital cuando el resultado de la medida se representa en un visualizador mediante n´ umeros (d´ıgitos) ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

en lugar de hacerlo mediante la posici´on de una aguja, o cualquier otro indicador, en una escala. 1.3.1.

Conversi´ on anal´ ogica-digital.

Una conversi´on anal´ogica-digital (CAD) (o ADC) consiste en la transcripci´on de se˜ nales anal´ogicas en se˜ nales digitales, con el prop´osito de facilitar su procesamiento (codificaci´on, compresi´on, almacenamiento, etc.) y hacer la se˜ nal resultante (la digital) m´as inmune al ruido y otras interferencias a las que son m´as sensibles las se˜ nales anal´ogicas. 1.3.2.

Conversor digital-anal´ ogico

Un conversor digital an´aloga o DAC (Digital to Analogue Converter) es un dispositivo para convertir datos digitales en se˜ nales de corriente o de tensi´on anal´ogica. Se utilizan profusamente en los reproductores de discos compactos, en los reproductores de sonido y de cintas de v´ıdeo digitales, y en los equipos de procesamiento de se˜ nales digitales de sonido y v´ıdeo. La mayor´ıa de los DAC utilizan alguna forma de red reost´atica. Los datos digitales se aplican a los re´ostatos en grupos de bits. Las resistencias var´ıan en proporciones definidas y el flujo de corriente de cada uno est´a directamente relacionado con el valor binario del bit recibido. 1.3.3.

Comparaci´ on de las se˜ nales anal´ ogica y digital

Una se˜ nal anal´ogica es aqu´ella que puede tomar una infinidad de valores (frecuencia y amplitud) dentro de un l´ımite superior e inferior. El t´ermino anal´ogico proviene de an´alogo. Por ejemplo, si se observa en un osciloscopio, la forma de la se˜ nal el´ectrica en que convierte un micr´ofono el sonido que capta, ´esta ser´ıa similar a la onda sonora que la origin´o. En cambio, una se˜ nal digital es aqu´ella cuyas dimensiones (tiempo y amplitud) no son continuas sino discretas, lo que significa que la se˜ nal necesariamente ha de tomar unos determinados valores fijos predeterminados en momentos tambi´en discretos. Estos valores fijos se toman del sistema binario, lo que significa que la se˜ nal va a quedar convertida en una combinaci´on de ceros y unos, que ya no se parece en nada a la se˜ nal original. Precisamente, el t´ermino digital tiene su origen en esto, en que la se˜ nal se construye a partir de n´ umeros (d´ıgitos). 1.3.4.

Ventajas de la se˜ nal digital.

1. Ante la atenuaci´on, la se˜ nal digital puede ser amplificada y al mismo tiempo reconstruida gracias a los sistemas de regeneraci´on de se˜ nales. 2. Cuenta con sistemas de detecci´on y correcci´on de errores, que se utilizan cuando la se˜ nal llega al receptor; entonces comprueban (uso de redundancia) la se˜ nal,

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

primero para detectar alg´ un error, y, algunos sistemas, pueden luego corregir alguno o todos los errores detectados previamente. 3. Facilidad para el procesamiento de la se˜ nal. Cualquier operaci´on es f´acilmente realizable a trav´es de cualquier software de edici´on o procesamiento de se˜ nal. 4. La se˜ nal digital permite la multigeneraci´on infinita sin p´erdidas de calidad. Esta ventaja s´olo es aplicable a los formatos de disco ´optico; la cinta magn´etica digital, aunque en menor medida que la anal´ogica (que s´olo soporta como mucho 4 o 5 generaciones), tambi´en va perdiendo informaci´on con la multigeneraci´on. 1.3.5.

Inconvenientes de la se˜ nal digital.

1. Se necesita una conversi´on anal´ogica-digital previa y una decodificaci´on posterior, en el momento de la recepci´on. 2. La transmisi´on de se˜ nales digitales requiere una sincronizaci´on precisa entre los tiempos del reloj del transmisor, con respecto a los del receptor. Un desfase cambia la se˜ nal recibida con respecto a la que fue transmitida. Ejercicios propuestos. 1.- ¿Cu´ales de las siguientes entidades son anal´ogicas y cuales son digitales? a. Oscilador de una radio b. Salida del audio del tel´efono celular c. Temperatura d. Control de volumen de una radio con potenci´ometro 2.-¿Que es una se˜ nal anal´ogica?. 3.-¿Que es una se˜ nal digital?. 4.-¿Que es un conversor DAC Y CAD?. 5.-Para digitalizamos una se˜ nal. 6.-Que es un sistema combinacional. 7.- Que es un sistema secuencial. 8.-Que es un microprocesador 9.- Que es un micro controlador

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

2. 2.1.

UNI-FIEE

´ ´ SISTEMAS NUMERICOS Y CODIGOS. CONCEPTOS PREVIOS.

En t´erminos matem´aticos un valor puede tomar un n´ umero arbitrario de bits, pero las computadoras por el contrario, generalmente trabajan con un n´ umero espec´ıfico de bits, desde bits sencillos pasando por grupos de cuatro bits (llamados nibbles), grupos de ocho bits (bytes), grupos de 16 bits (words, ´o palabras) y a´ un m´as. Como veremos mas adelante, existe una buena raz´on para utilizar ´este orden. ¿pero en si que es un bit?.

Figura 4: Los microprocesadores transfiren la informaci´on es bits

2.1.1.

Bits.

La m´as peque˜ na cantidad de informaci´on en una computadora binaria es el bit, ´este solamente es capaz de representar dos valores diferentes, sin embargo ´esto no significa que exista una cantidad muy reducida de elementos representables por un bit, todo lo contrario, la cantidad de elementos que se pueden representar con un s´olo bit es infinito, considere ´esto, podemos representar por ejemplo, cero ´o uno, verdadero ´o falso, encendido ´o apagado, masculino ´o femenino. Y para ir a´ un m´as lejos, dos bits adyacentes pueden representar cosas completamente independientes entre s´ı, lo que se debe tener en cuenta es que un bit sencillo s´olo puede representar dos cosas a la vez. Esta caracter´ıstica otorga a las computadoras binarias un campo infinito de aplicaciones. 2.1.2.

Nibbles .

Un nibble es una colecci´on de cuatro bits, esto no representar´ıa una estructura interesante si no fuera por dos razones: El C´odigo Binario Decimal (BCD por sus siglas en ingl´es) y los n´ umeros hexadecimales. Se requieren cuatro bits para representar un s´olo d´ıgito BCD ´o hexadecimal. Con un nibble se pueden representar 16 valores diferentes, en el caso de los n´ umeros hexadecimales, cuyos valores 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, y F son representados con cuatro bits. El BCD utiliza diez d´ıgitos diferentes (0, 1, 2, 3, 4, 5, 6, 7, 8, 9) e igualmente se requiere de cuatro bits. De hecho se puede

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

representar 16 elementos diferentes con un s´olo nibble pero los d´ıgitos hexadecimales y BCD son los principales representados por un nibble. 2.1.3.

Bytes .

Todav´ıa se puede decir que el byte es la estructura de datos m´as importante utilizada por los procesadores 80x86. Un byte est´a compuesto de ocho bits y es el elemento de dato m´as peque˜ no direccionable por un procesador 80x86, ´esto significa que la cantidad de datos m´as peque˜ na a la que se puede tener acceso en un programa es un valor de ocho bits. Los bits en un byte se enumeran del cero al siete de izquierda a derecha, el bit 0 es el bit de bajo orden ´o el bit menos significativo mientras que el bit 7 es el bit de alto orden ´o el bit m´as significativo. Nos referimos al resto de los bits por su n´ umero.

Figura 5: Equivalencias entre las unidades b´asicas Como un byte contiene ocho bits, es posible representar 28, ´o 256 valores diferentes. Generalmente utilizamos un byte para representar valores num´ericos en el rango de 0 255, n´ umeros con signo en el rango de -128 +127, c´odigos de car´acter ASCII y otros tipos de datos especiales que no requieran valores diferentes mayores que 256. 2.1.4.

Words (palabras).

Una palabra (word) es un grupo de 16 bits enumerados de cero hasta quince, y al igual que el byte, el bit 0 es el bit de bajo orden en tanto que el n´ umero quince es el bit de alto orden. Una palabra contiene dos bytes, el de bajo orden que est´a compuesto por los bits 0 al 7, y el de alto orden en los bits 8 al 15. Naturalmente, una palabra puede descomponerse en cuatro nibbles. Con 16 bits es posible representar 216 (65,536) valores diferentes, ´estos podr´ıan ser el rengo comprendido entre 0 y 65,535, ´o como suele ser el caso, de -32,768 hasta +32,767. Tambi´en puede ser cualquier tipo de datos no superior a 65,536 valores diferentes.

2.2.

SISTEMAS NUMERICOS.

Los modernos equipos de c´omputo actuales no utilizan el sistema decimal para representar valores num´ericos, en su lugar se hace uso del sistema binario, tambi´en llamado ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

complemento de dos. Es importante entender c´omo representan las computadoras los valores num´ericos, en ´este cap´ıtulo analizaremos varios conceptos importantes incluyendo los sistemas binario y hexadecimal, la organizaci´on binaria de datos (bits, nibbles, bytes, palabras y palabras dobles), sistemas num´ericos con signo y sin signo, operaciones aritm´eticas, l´ogicas, de cambio (shift) y rotaci´on en valores binarios, campos de bits, empaquetado de datos y el juego de caracteres ASCII. 2.2.1.

El sistema num´ erico decimal .

Hemos utilizado el sistema decimal (de base 10) por tanto tiempo que pr´acticamente lo tomamos como algo natural. Cuando vemos un n´ umero, por ejemplo el 123, no pensamos en el valor en s´ı, en lugar de ´esto hacemos una representaci´on mental de cu´antos elementos representa ´este valor. En realidad, el n´ umero 123 representa: 123=1*102 + 2*101 + 3*100 ´o lo que es lo mismo: 123=100 + 20 + 3 Cada d´ıgito a la izquierda del punto decimal representa un valor entre cero y nueve veces una potencia incrementada de diez. Los d´ıgitos a la derecha del punto decimal por su parte representan un valor entre cero y nueve veces una potencia decrementada de diez. Por ejemplo, el n´ umero 123.456 representa: 123.456=1*102 + 2*101 + 3*100 + 4*10-1 + 5*10-2 + 6*10-3 2.2.2.

El sistema num´ erico binario .

Los sistemas de c´omputo modernos trabajan utilizando la l´ogica binaria. Las computadoras representan valores utilizando dos niveles de voltaje (generalmente 0V. y 5V.), con ´estos niveles podemos representar ex´actamente dos valores diferentes, por ´ conveniencia utilizamos los valores cero y uno. Estos dos valores por coincidencia corresponden a los d´ıgitos utilizados por el sistema binario. El sistema binario trabaja de forma similar al sistema decimal con dos diferencias, en el sistema binario s´olo est´a permitido el uso de los d´ıgitos 0 y 1 (en lugar de 0 9) y en el sistema binario se utilizan potencias de 2 en lugar de potencias de 10. De aqu´ı tenemos que es muy f´acil convertir un n´ umero binario a decimal, por cada ”1.en la cadena binaria, sume 2n donde ”n.es la posici´on del d´ıgito binario a partir del punto decimal contando a partir de cero. Por ejemplo, el valor binario 110010102 representa:

1*27 + 1*26 + 0*25 + 0*24 + 1*23 + 0*22 + 1*21 + 0*20 =128 + 64 + 8 + 2 =20210 Para convertir un n´ umero decimal en binario es un poco m´as dif´ıcil. Se requiere encontrar aquellas potencias de 2 las cuales, sumadas, producen el resultado decimal, una forma conveniente es trabajar en reversa”por ejemplo, para convertir el n´ umero 1359 a binario se aplica el m´etodo de divisiones sucesivas. ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

2.2.3.

UNI-FIEE

El sistema num´ erico hexadecimal .

Un gran problema con el sistema binario es la verbosidad. Para representar el valor 20210 se requieren ocho d´ıgitos binarios, la versi´on decimal s´olo requiere de tres d´ıgitos y por lo tanto los n´ umeros se representan en forma mucho m´as compacta con respecto al sistema num´erico binario. Desafortunadamente las computadoras trabajan en sistema binario y aunque es posible hacer la conversi´on entre decimal y binario, ya vimos que no es precisamente una tarea c´omoda. El sistema de numeraci´on hexadecimal, o sea de base 16, resuelve ´este problema (es com´ un abreviar hexadecimal como hex aunque hex significa base seis y no base diecis´eis). El sistema hexadecimal es compacto y nos proporciona un mecanismo sencillo de conversi´on hacia el formato binario, debido a ´esto, la mayor´ıa del equipo de c´omputo actual utiliza el sistema num´erico hexadecimal. Como la base del sistema hexadecimal es 16, cada d´ıgito a la izquierda del punto hexadecimal representa tantas veces un valor sucesivo potencia de 16, por ejemplo, el n´ umero 123416 es igual a: 123416 = 1*163 + 2*162 + 3*161 + 4*160 lo que d´a como resultado: 4096 + 512 + 48 + 4 = 466010 Cada d´ıgito hexadecimal puede representar uno de diecis´eis valores entre 0 y 1510. Como s´olo tenemos diez d´ıgitos decimales, necesitamos ”inventar”seis d´ıgitos adicionales para representar los valores entre 1010 y 1510. En lugar de crear nuevos s´ımbolos para ´estos d´ıgitos, utilizamos las letras A a la F. La conversi´on entre hexadecimal y binario es sencilla, considere la siguiente tabla:

2.3.

´ CODIGOS.

2.3.1.

C´ odigo BCD.

Para poder compartir informaci´on, que est´a en formato digital, es com´ un utilizar las representaciones binaria y hexadecimal. Hay otros m´etodos de representar informaci´on y una de ellas es el c´odigo BCD. Con ayuda de la codificaci´on BCD es m´as f´acil ver la relaci´on que hay entre un n´ umero decimal (base 10) y el n´ umero correspondiente en binario (base 2) El c´odigo BCD utiliza 4 d´ıgitos binarios (ver en los dos ejemplos que siguen) para representar un d´ıgito decimal (0 al 9). Cuando se hace conversi´on de binario a decimal t´ıpica no hay una directa relaci´on entre el d´ıgito decimal y el d´ıgito binario. 2.3.2.

C´ odigo BCD Aiken.

El c´odigo BCD Aiken es un c´odigo similar al c´odigo BCD natural con los ”pesos.o ”valores”distribuidos de manera diferente. En el c´odigo BCD natural, los pesos son: 8 - 4 - 2 - 1, en el c´odigo Aiken la distribuci´on es: 2 - 4 - 2 - 1 La raz´on de esta codificaci´on es la de conseguir simetr´ıa entre ciertos n´ umeros. ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

2.3.3.

UNI-FIEE

C´ odigo BCD Exceso 3.

El c´odigo BCD Exceso 3 se obtiene sumando 3 a cada combinaci´on del c´odigo BCD natural. Ver la tabla inferior a la derecha. El c´odigo BCD exceso 3 es un c´odigo en donde la ponderaci´on no existe (no hay ”pesos¸como en el c´odigo BCD natural y c´odigo Aiken). Al igual que el c´odigo BCD Aiken cumple con la misma caracter´ıstica de simetr´ıa. Cada cifra es el complemento a 9 de la cifra sim´etrica en todos sus d´ıgitos. Ver la simetr´ıa en el c´odigo exceso 3 correspondiente a los decimales: 4 y 5, 3 y 6, 2 y 7, 1 y 8, 0 y 9 Es un c´odigo muy u ´til en las operaciones de resta y divisi´on. Ejercicios propuestos. 1.- Que es un c´odigo binario, bcd, Ayken, Exceso 3. 2.- Represente posicionalmente la cantidad ”diecis´eis unidades.en las bases 3, 7,8 y 16. 3 .- Represente el n´ umero decimal 23 .75 en las bases 2, 5, 6, 8 y 16 . 4.- Convierta los siguientes n´ umeros a base 10: a) 100.111010 (2); b) 50(8), c) 1011(2); d) 198F(16) 5.-Se cuenta que un rey, encantado con el juego, ofreci´o al inventor del ajedrez el premio que desease. El inventor s´olo pidi´o 1 grano de arroz por la primera casilla del tablero, 2 granos por la segunda, 4 por la tercera y as´ı, el doble cada vez, hasta llegar a la u ´ltima casilla (la n´ umero 64) . Los matem´aticos del reino concluyeron que no hab´ıa arroz suficiente para pagar al inventor. ¿Sabr´ıa decir cu´antos granos de arroz se necesitaban? 6.- Represente el 6 en los siguientes casos: a) C´odigo Gray asumiendo que se representan del 0 al 7. b) C´odigo Gray asumiendo que se representan del 0 al 9 . c) C´odigo Gray asumiendo que se representan del 0 al 15 . 7.-Represente los n´ umeros del 0 al 15 en el c´odigo 8, 4, -2, -1 . 8.- Represente los siguientes n´ umeros decimales en base 2 y compruebe el resultado: a) 17 b) 94 9.- Represente el n´ umero decimal 8620. (a) En BCD, (b) en c´odigo exceso 3, (c) en c´odigo 2, 4, 2, 1 y (d) como n´ umero binario.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

3.

UNI-FIEE

ANALISIS DE CIRCUITOS LOGICOS.

Cuando se trabaja con circuitos digitales es muy com´ un que al final de un dise˜ no se tenga un circuito con un n´ umero de partes (circuitos integrados y otros) mayor al necesario. Para lograr que el circuito tenga la cantidad de partes correcta (la menor posible) hay que optimizarlo (reducirlo). Un dise˜ no ´optimo causar´a que: - El circuito electr´onico sea m´as simple - El n´ umero de componentes sea el menor - El precio de proyecto sea el m´as bajo - La demanda de potencia del circuito sea menor - El mantenimiento del circuito sea m´as f´acil. - Es espacio necesario (en el circuito impreso) para la implementaci´on del circuito ser´a menor. En consecuencia que el dise˜ no sea el m´as econ´omico posible. Para asegurarse de que la reducci´on del circuito electr´onico fue exitosa, se puede utilizar la tabla de verdad que debe dar el mismo resultado para el circuito simplificado y el original. En 1854 George Boole introdujo una notaci´on simb´olica para el tratamiento de variables cuyo valor podr´ıa ser verdadero o falso (variables binarias) As´ı el ´algebra de Boole nos permite manipular relaciones proposicionales y cantidades binarias. Aplicada a las t´ecnicas digitales se utiliza para la descripci´on y dise˜ no de circuitos mas econ´omicos. Las expresiones booleanas ser´an una representaci´on de la funci´on que realiza un circuito digital. En estas expresiones booleanas se utilizar´an las tres operaciones b´asicas ( AND, OR NOT ) para construir expresiones matem´aticas en las cuales estos operadores manejan variables booleanas (lo que quiere decir variables binarias).

3.1.

´ FUNDAMENTOS DEL ALGEBRA BOOLEANA.

´ La herramienta fundamental para el an´alisis y dise˜ no de circuitos digitales es el Algebra Booleana. Este ´algebra es un conjunto de reglas matem´aticas (similares en algunos aspectos al ´algebra convencional), pero que tienen la virtud de corresponder al comportamiento de circuitos basados en dispositivos de conmutaci´on (interruptores, relevadores, transistores, etc.). 3.1.1.

POSTULADOS BASICOS.

Los postulados para las tres operaciones b´asicas, AND, OR Y NOT, son suficientes para deducir cualquier relaci´on boleana, pero adicionalmente mencionaremos lasotas de conmutatividad y asociatividad.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 6: POSTULADOS BASICOS. 3.1.2.

DUALIDAD.

Los postulados y teoremas presentados anteriormente est´an representados en pares. La raz´on es que cada teorema posee lo que llamamos un dual. El dual de una expresi´on se obtiene intercambiando las ocurrencias de OR por AND, 0 por 1 y viceversa.. Si un teorema es v´alido, tambi´en lo ser´a su dual, En efecto siguiendo el dual de la demostraci´on del teorema, se obtiene la demostraci´on del dual del teorema. Por ejemplo dado el postulado 0+0 = 0, se obtiene el dual haciendo 1·1 = 1 En clase se utilizaran los postulados y teoremas del ´algebra de Boole para minimizar funciones booleanas. La simplificaci´on de estas funciones con el uso de ´algebra de Boole es sin duda uno de los procesos que requiere mucho del Raciocinio y la destresa del ser humano”. No existe un algoritmo que uno pueda seguir para garantizar que el resultado llegue a dar la forma m´as simple de expresi´on m´ınima. Con la pr´actica se va aprendiendo a reconocer patrones que nos gu´ıan hacia la soluci´on.

Figura 7: Dualidad.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

3.1.3.

UNI-FIEE

´ TEOREMAS FUNDAMENTALES DEL ALGEBRA BOOLEANA.

Teoremas: 1. Regla del cero y la unidad. a) X + 0 = X b) X + 1 = 1 c) X · 1 = X d) X · 0 = 0 2. Idempotencia o potencias iguales. a) X + X = X b) X · X = X 3. Complementaci´on. a) X +X’ = 1 b) X ·X’ = 0 4. Involuci´on. X”=X 5. Conmutatividad. a) Conmutatividad del( +) X+Y=Y+X b) conmutatividad del (·) X·Y=Y·X

6. Asociatividad. a) asociatividad del (+) X + (Y + Z) = (X + Y) + Z b) asociatividad del ( ·) X · (Y · Z) = (X · Y) · Z 7. Distribuitividad. a) distribuitividad del (+) ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

X + (Y · Z) = (X + Y) · (X + Z) b) distribuitividad del ( ·) X · (Y + Z) = (X · Y) + (X · Z)

8. Leyes de absorci´on. a) X · (X + Y)= X b) X · ( + Y)= X·Y c) · (X + Y)= ·Y d) (X + Y) · (X + )= X e) X + X·Y = X f) X + ·Y = X + Y g) + X·Y = + Y h) X·Y + X· = X 9. Teoremas de De Morgan. a) (A + B)’ = A’ . B’ b) (A . B)’ = A’ + B’

3.2.

´ FUNCIONES DE CONMUTACION.

Antes de proceder a detallar la forma de minimizar expresiones estudiaremos las diferentes representaciones de las funciones booleanas. Existen infinitas maneras de representar una funci´on booleana. As´ı por ejemplo la funci´on G = X + Y Z puede tambi´en representarse como G = X + X + YZ. Otras veces se suele utilizar la forma negada o el complemento de la funci´on. Para esto es se niegan los literales y se intercambian los AND y OR. Por ejemplo, el complemento de: A+B’.C, es: A’(B+C’) El complemento de una funci´on no es la misma funci´on, es la forma negada de la funci´on. En el ´algebra de Boole es fundamental la existencia de una forma algebraica que proporcione expl´ıcitamente el valor de una funci´on para todas las combinaciones de los valores de las variables. Es esta la forma can´onica de la funci´on. Veamos antes algunos conceptos. 3.2.1.

TABLA DE VERDAD.

La tabla de valores de verdad, tambi´en conocida como tabla de verdad, es una herramienta desarrollada por Charles Peirce en los a˜ nos 1880, siendo sin embargo m´as popular el formato que Ludwig Wittgenstein desarroll´o en 1921. Se emplean en l´ogica

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

para determinar los posibles valores de verdad de una expresi´on o proposici´on molecular. O si un esquema de inferencia, como argumento, es formalmente v´alido mostrando que, efectivamente, es una tautolog´ıa. Considerando dos proposiciones A y B, cada una como un todo (sea como proposici´on at´omica o molecular) y asimismo cada una con sus dos posibles valores de verdad V (Verdadero) y F (Falso), para nuestro caso cero y uno y considerando su relaci´on ”F¸como variable de cualquier relaci´on sint´actica posible que defina una funci´on de verdad, podr´ıan suceder los casos siguientes: Negaci´ on (-) Consiste en cambiar el valor de verdad de una variable proposicional. Conjunci´ on La proposici´on molecular ser´a verdadera s´olo cuando ambas variables proposicionales sean verdaderas.(Columna 8 de la tabla de funciones posibles) Disyunci´ on La proposici´on molecular ser´a verdadera cuando una o ambas variables proposicionales sean verdaderas.(Columna 2 de la tabla de funciones posibles)

Figura 8: TABLA DE VERDAD.

3.2.2.

FORMAS ALGEBRAICAS DE FUNCIONES DE CONMUTACION.

Algunas definiciones previas. A)Literal: se refiere a una variable o a su complemento (por ej. A, X, X’) B)Termino producto: es un grupo de literales que se encuentran relacionados entre si por un AND (por ej. A·B, C·A, X’·Y·Z ). C)Termino suma: es un grupo de literales que se encuentran relacionados entre si por un OR (por ej. A+B, C+A, +Y+Z ). D)Termino normal: termino producto o termino suma en el que un literal no aparece mas de una vez. E)Termino can´ onico: termino en el que se encuentra exactamente uno de cada uno de los literales de la funci´on.Si el termino can´onico es un producto, se denomi-

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

nar´a mintermino. Si es una suma se denominar´a maxtermino. F)Forma normal de una funci´ on: es la que est´a constituida por t´erminos normales. Puede estar en la forma suma de t´erminos productos o productos de t´erminos sumas. G)Forma can´ onica de una funci´ on: es aquella constituida exclusivamente por t´erminos can´onicos que aparecen una sola vez. H)Forma can´ onica de funciones booleanas: La importancia de la forma can´onica estriba en el hecho de ser UNICA. Como vimos anteriormente una funci´on puede tener infinidad de representaciones, pero solo una representaci´on en forma can´onica. Existen dos formas can´onicas de una funci´on: Suma De Productos o Producto de Sumas. (Tambi´en de una manera m´as formal Suma de minterminos o Producto de maxterminos). Para obtener algebraicamente la forma can´onica de una funci´on podemos utilizar los teoremas de expansi´on can´onica: Teorema 1: Para obtener la forma can´onica de una funci´on suma de productos se multiplicar´a por un t´ermino de la forma (X + X’ ) donde falte un literal para que el termino sea can´onico. Teorema 2: Para obtener la forma can´onica de una funci´on producto de sumas se sumar´a un termino de la forma X · X’ donde falte un literal para que el termino sea can´onico. Forma can´ onica suma de productos: Es aquella constituida exclusivamente por t´erminos can´onicos productos (minterminos) sumados que aparecen una sola vez.

Por ejemplo: F(X,Y,Z) = X Y’Z + X’YZ + X Y’Z’ + X’YZ’ + X’Y’Z’ Para simplificar la escritura en forma de suma can´onica de productos, se utiliza una notaci´on especial. A cada mintermino se le asocia un numero binario de n bits resultante de considerar como 0 las variables complementadas y como 1 las variables no complementadas. As´ı por ejemplo el mintermino Z corresponde a combinaci´on X=0, Y=0, Z=1 que representa el numero binario 001, cuyo valor decimal es 1. A este mintermino lo identificaremos entonces como m1. De esta forma, la funci´on : F(X,Y,Z) = X’Y’Z + X Y’Z’+ X Y’Z + X Y Z’+ X Y Z

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

se puede expresar como: F (X, Y Z) =

X

m(1, 4, 5, 6, 7)

que quiere decir la sumatoria de los minterminos 1,4,5,6,7 Forma can´ onica producto de sumas: Es aquella constituida exclusivamente por t´erminos can´onicos sumas (maxterminos) multiplicados que aparecen una sola vez. Por ejemplo F(X,Y,Z) = (X + Y + Z ) ( X + Y’+ Z ) ( X + Y’+ Z’) An´alogamente al caso anterior, podemos simplificar la expresi´on de la funci´on, indicando los maxterminos. Sin embargo, en este caso se hace al contrario de antes. A cada maxtermino se le asocia un numero binario de n bits resultante de considerar como 1 las variables complementadas y como 0 las variables no complementadas. As´ı por ejemplo el maxtermino X’ + Y + Z corresponde a combinaci´on X=1, Y=0, Z=0 que representa el numero binario 100, cuyo valor decimal es 4. A este maxtermino lo identificaremos entonces como M4. De esta forma, la funci´on: F(X,Y,Z) = ( X + Y + Z ) ( X + Y’+ Z ) ( X + Y’+ Z’) se puede expresar como: F (X, Y Z) =

Y

M (0, 2, 3)

que quiere decir el producto de los maxterminos 0,2,3

En resumen, cada mintermino se asocia con la combinaci´on de entrada para la que la funci´on producir´ıa un 1, y cada maxt´ermino con la combinaci´on para la que producir´ıa un 0. En la tabla de la derecha se muestran los minterminos y los maxterminos asociados con cada combinaci´on en una tabla de verdad de 3 variables. De acuerdo con esta tabla para determinar el termino producto o suma se hace lo siguiente: para los minterminos cada variable no complementada se asocia con un 1 y cada variable complementada se asocia con 0. Para los maxt´erminos la regla es la inversa.

3.3.

CIRCUITOS DE CONMUTACION.

En electricidad y electr´onica, las leyes del ´algebra de Boole y de la l´ogica binaria, pueden estudiarse mediante circuitos de conmutaci´on. Un circuito de conmutaci´on estar´a compuesto por una serie de contactos que representar´an las variables l´ogicas ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 9: Equivalencia entre maxterminos y minterminos. de entrada y una o varias cargas que representar´an las variables l´ogicas o funciones de salida. Los contactos pueden ser normalmente abiertos (NA) o normalmente cerrados (NC). Los primeros permanecer´an abiertos mientras no se act´ ue sobre ellos (por ejemplo al pulsar sobre interruptor, saturar un transistor, etc.). Los contactos NC funcionar´an justamente al contrario. Esto significa que si se act´ ua sobre un contacto NA se cerrar´a y si se hace sobre uno NC se abrir´a. 3.3.1.

COMPUERTAS LOGICAS ELECTRONICAS .

En todas las ingenier´ıas se utilizan planos que describen los dise˜ nos. En ellos aparecen dibujos, letras y s´ımbolos. Mediante estos planos o esquemas, el Ingeniero representa el dise˜ no que tiene en la cabeza y que quiere construir. En electr´onica anal´ogica se utilizan distintos s´ımbolos para representar los diferentes componentes: Resistencias, condensadores, diodos, transistores... Algunos de estos s´ımbolos se pueden ver en la figura. En electr´onica digital se utilizan otros s´ımbolos, los de las puertas l´ogicas, para representar las manipulaciones con los bits. A continuaci´on se representar´an las puertas l´ogicas fundamentales junto con su s´ımbolo esquem´atico y la tabla de verdad que las representa. En la tabla de verdad se representan los estados de la salida de la puerta dependiendo del valor que tomen las variables de entrada. Puerta Y (AND) La operaci´on Y se ejecuta exactamente en la misma forma que la multiplicaci´on ordinaria de unos y ceros. Una salida igual a 1 ocurre s´olo en el u ´nico caso donde ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 10: Algunos s´ımbolos utilizados en electronia anal´ogica. todas las entradas son 1. La salida es 0 en cualquier caso donde una o m´as entradas son 0. La compuerta Y se muestra en la siguiente figura, en forma simb´olica una compuerta Y de dos entradas. La salida de la compuerta Y es igual al producto Y de las entradas l´ogicas; es decir: x=A B

Figura 11: Puerta logica AND. Puerta O (OR) La compuerta O es un circuito que tiene dos o m´as entradas y cuya salida es igual a la suma de las entradas. La siguiente figura muestra el s´ımbolo correspondiente a una compuerta O de dos entradas. Las entradas A y B son niveles de voltaje l´ogicos y la salida (o resultado) x es un nivel de voltaje l´ogico cuyo valor es el resultado de la adici´on O de A y B; esto es: x=A + B En otras palabras, la compuerta O opera en tal forma que su salida sea ALTA si las entradas A, B o ambas est´an en un nivel l´ogico 1. La salida de la compuerta O ser´a BAJA si todas las entradas est´an en el nivel l´ogico 0. Puerta NOT

La operaci´on NO difiere de las operaciones Y y O en que ´esta puede efectuarse con una sola variable de entrada. Por ejemplo, si la variable A se somete a la operaci´on NO, el resultado x se puede expresar como: , donde la barra sobrepuesta representa la operaci´on NO. La operaci´on NO se conoce ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 12: Puerta logica OR. as´ı mismo como inversor o complemento y estos t´erminos se pueden utilizar como sin´onimos. La compuerta NO se muestra en la siguiente figura, la cual se conoce com´ unmente como INVERSOR (INVERTER). Este circuito siempre tiene s´olo una entrada y su nivel l´ogico de salida siempre es contrario al nivel l´ogico de esta entrada.

Figura 13: Puerta logica NOT. Puerta NAND El s´ımbolo correspondiente a una compuerta No Y de dos entradas se muestra en la siguiente figura. Es el mismo que el de la compuerta Y, excepto por el peque˜ no circulo en su salida. Una vez m´as, este c´ırculo denota la operaci´on de inversi´on. De este modo la compuerta No Y opera igual que la Y seguida de un INVERSOR.

Figura 14: Puerta logica NAND. Puerta NOR El s´ımbolo correspondiente a una compuerta No O de dos entradas se muestra en la siguiente figura. Es el mismo que el de la compuerta O, excepto por el peque˜ no ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

circulo en su salida. Una vez m´as, este c´ırculo denota la operaci´on de inversi´on. De este modo la compuerta No O opera igual que la O seguida de un inversor.

Figura 15: Puerta logica NOR. Puerta OR EXCLUSIVO Existe otra compuerta es la O EXCLUSIVA y su complemento o dual No O EXCLUSIVA. La primera nos indica que la salida ser´a un 1 solamente si una del total de las entradas est´a en 1 o el n´ umero de entradas con valor 1 es impar, y ser´a la salida un 0 si el n´ umero de las entradas en 1 es par o todas las entradas est´an en 0; aqu´ı se aplica una frase de la l´ogica de proposiciones, para dos entradas, u ¨na entrada u otra pero no ambas”. El s´ımbolo propuesto para la compuerta O EXCLUSIVA se muestra a continuaci´on, la expresi´on de salida de la compuerta es:

Figura 16: Puerta logica OR EXCLUSIVO. Puerta NOR EXCLUSIVO La compuerta No O EXCLUSIVA, en realidad combina las operaciones de una compuerta O EXCLUSIVA y NO. El s´ımbolo correspondiente a una compuerta No O EXCLUSIVA de dos entradas se muestra en la siguiente figura. Es el mismo que el de la compuerta O EXCLUSIVA, excepto por el peque˜ no c´ırculo en su salida. Una vez m´as este c´ırculo denota la operaci´on de inversi´on. De este modo la compuerta No O EXCLUSIVA opera igual que la O EXCLUSIVA seguida de un INVERSOR. 3.3.2.

COMPONENTES FUNCIONALES BASICOS.

A continuaci´on mostramos algunos componentes funcionales b´asicos para la implementaci´on de circuitos l´ogicos digitales

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 17: Puerta logica NOR EXCLUSIVO.

Figura 18: Componebtes funcionales basicos.

4.

SIMPLIFICACION DE FUNCIONES DE CON´ MUTACION.

Suponiendo que conozcamos la tabla de la verdad de un circuito combinacional, a partir de la cual deseamos dise˜ nar dicho circuito, lo m´as corriente es tener que buscar una expresi´on simplificada de la funci´on o funciones a implementar. En este capitulo tratar´e de explicar c´omo ello es posible de una forma sencilla gracias al empleo de un m´etodo de simplificaci´on gr´afico muy extendido (extendido precisamente por esto, por su facilidad de uso). Para ello me ayudar´e de una tabla ejemplo mediante la cual ir´e explicando todo lo referente a este tipo de simplificaci´on de funciones l´ogicas. Pero antes, un poco de teor´ıa necesaria:

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

4.1.

UNI-FIEE

MAPAS DE KARNAUGH.

Un mapa de Karnaugh (tambi´en conocido como tabla de Karnaugh o diagrama de Veitch, abreviado como K-Mapa o KV-Mapa) es un diagrama utilizado para la minimizaci´on de funciones algebraicas booleanas. El mapa de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un f´ısico y matem´atico de los laboratorios Bell. Los mapas K aprovechan la capacidad del cerebro humano de trabajar mejor con patrones que con ecuaciones y otras formas de expresi´on anal´ıtica. Externamente, un mapa de Karnaugh consiste de una serie de cuadrados, cada uno de los cuales representa una l´ınea de la tabla de verdad. Puesto que la tabla de verdad de una funci´on de N variables posee 2N filas, el mapa K correspondiente debe poseer tambi´en 2N cuadrados. Cada cuadrado alberga un 0 ´o un 1, dependiendo del valor que toma la funci´on en cada fila. Las tablas de Karnaugh se pueden utilizar para funciones de hasta 6 variables ya que si adicionamos mas variables el m´etodo se vuelva muy complicado de analizar . El m´etodo de Karnaugh convierte una expresi´on a otra m´as simplificada. En nuestro caso, convierte una suma de productos en otra m´ınima denominada Minimal Sum Product (MSP o suma de productos minimal) . Tiene como caracter´ısticas: o Un m´ınimo n´ umero de t´erminos en la expresi´on. o Un m´ınimo n´ umero de variables en cada t´ermino de dicha expresi´on. Inicialmente poseemos una expresi´on booleana constituida por una suma de productos de variables, que pueden tomar u ´nicamente los valores de cero o uno. El resultado de esta expresi´on es un valor booleano para cada uno de los valores que tomen dichas variables. Dichos valores se van almacenando en una tabla de verdad como la que ilustramos en el siguiente ejemplo:

F(x, y, z) = x y z + x’z’

1.png Figura 19: TABLA Y MAPA K. Podemos hacer una representaci´on gr´afica de dicha tabla de verdad, mediante la matriz que se encuentra al lado, denominada mapa de Karnaugh. As´ı el resultado en ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

rojo obtenido en la tabla de verdad se corresponde con la posici´on indicada en rojo en la matriz. Cada valor en esta matriz recibe el nombre de implicante siendo los valores uno minterm. 4.1.1.

REGLAS DE SIMPLIFICACION.

1. Las agrupaciones son exclusivamente de unos. Esto implica que ning´ un grupo puede contener ning´ un cero.

Figura 20: REGLAS 1 Y 2. 2. Las agrupaciones u ´ nicamente pueden hacerse en horizontal y vertical. Esto implica que las diagonales est´an prohibidas. 3. Los grupos han de contener 2n elementos. Es decir que cada grupo tendr´a 1,2,4,8... n´ umero de unos.

Figura 21: REGLA 3. 4. Cada grupo ha de ser tan grande como sea posible. Tal y como lo ilustramos en el ejemplo. 5. Todos los unos tienen que pertenecer como m´ınimo a un grupo. Aunque pueden pertenecer a m´as de uno.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 22: REGLA 4,5,6,7,8. 6. Pueden existir solapamiento de grupos. 7. La formaci´ on de grupos tambi´ en se puede producir con las celdas extremas de la tabla. De tal forma que la parte inferior se podr´ıa agrupar con la superior y la izquierda con la derecha tal y como se explica en el ejemplo. 8. Tiene que resultar el menor n´ umero de grupos posibles siempre y cuando no contradiga ninguna de las reglas anteriores. Esto es el n´ umero de grupos ha de ser m´ınimo.

4.1.2.

Mapas de Karnaugh para dos, tres, cuatro y cinco variables.

De izquierda a derecha y de arriba a abajo aparecen los mapas para dos, tres, cuatro y cinco variables. Note que en cada mapa existe una l´ınea diagonal en la esquina superior izquierda. Por encima y por debajo de dicha l´ınea aparecen los nombres de las variables implicadas (en este caso a, b, c, d y/o e, seg´ un el mapa, aunque pudieran ser otros diferentes), de tal forma que para el mapa de cuatro variables, por ejemplo, las combinaciones de ceros y unos de la parte superior del mapa son las combinaciones posibles de las variables a y b, en este orden, y las combinaciones de d´ıgitos binarios del lateral izquierdo son la posibles combinaciones de las variables c y d, tambi´en en ese orden. ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

El aspecto de los mapas de Karnaugh es el de la siguiente figura:

Figura 23: MAPAS K PARA MAS VARIABLES.

Ejercicios propuestos. 1.- Demuestre los teoremas booleanos en base a la definici´on del ´algebra.

2.- Obtenga la tabla de verdad de las siguientes expresiones: a) f = wyz+xy+wy) b) f= (w+x+y) (x+z) (w+x).

3.- Obtenga los mapas de las siguientes funciones : X a)f = m(5, 6, 7, 12) b)f = c)f =

Y

X

M (10, 13, 14, 15)

m(1, 2, 3, 8, 12, 23)

4.- Obtenga las formas normales en suma de productos y producto de sumas de las siguientes expresiones : a) f = (ab+ac)(ab)) b) f = xy(v+w)[(x+y) v] . c) f = (x+yz) d) f = (a+b+c)(d+a)+bc+ a c .

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

5.- Determine y exprese en forma de mint´erminos y maxt´erminos las funciones f, + f 2 y f, - f 2, siendo: Y f1 = M (1, 2, 3, 5, 6, 7, 13, 14, 15). f2 =

X

m(0, 4, 8, 9, 10, 14, 15)

6.- Obtenga las expresiones algebraicas de las siguientes funciones:

Figura 24: Problema no 6. 7.- Obtener las expresiones l´ogicas que describen las relaciones entre las variables de entrada X, Y y Z y las variables de salida A y B en el circuito de la figura.

Figura 25: Problema no 7. 9.-Empleando diagramas de Karnaugh minim´ıcense las funciones de cuatro variables que aparecen expresadas como suma de t´erminos minimos: F(A,B,C,D) = min(0,l,4,5,7,8,10,12,14,15) F(A,B,C,D) = min(0,2,5,7,8,10,13,15) 10.-Minimizar las siguientes funciones expresadas como producto de t´erminos m´aximos, empleando directamente estos t´erminos sobre el diagrama de Karnaugh: F1 = max(0,3,4,5,6,7,11,13,14,15) F2 = max(1,3,4,5,6,7,9,11,13). ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

5.

UNI-FIEE

´ LOGICA COMBINACIONAL MODULAR.

Los sistemas digitales contienen datos o informaci´on que est´a en alguna forma de c´odigo binario,los cuales se operan de alguna manera. En este cap´ıtulo se examinan circuitos combinatorios cuyas aplicaciones incluyen: 1. Cambio de datos de una forma a otra. 2. Tomar datos y enrutarlos a uno de varios destinos. 3. Decodificaci´on de datos para despliegues visuales. Muchos de los circuitos l´ogicos que cumplen estas funciones est´an ahora como circuitos integrados en la categor´ıa de Mediana Escala de Integraci´on (MSI - Medium Scale Integration). Por esta raz´on, no nos concentraremos en el dise˜ no de estos circuitos, sino que investigaremos c´omo se usan solos o en combinaci´on, para cumplir varias operaciones sobre datos digitales. Algunas de las operaciones que se discuten son decodificaci´on, codificaci´on, conversi´on de c´odigos, multiplexado y demultiplexado. Los circuitos MSI son los que est´an constituidos por un n´ umero de puertas l´ogicas comprendidos entre 12 y 100. En este cap´ıtulo veremos una serie de circuitos combinaciones que se utilizan mucho en electr´onica digital y que son la base para la creaci´on de dise˜ nos m´as complejos. Aunque se pueden dise˜ nar a partir de puertas l´ogicas, estos circuitos se pueden tratar como ¸componentes”, asign´andoles un s´ımbolo, o utilizando una cierta nomenclatura. Lo m´as importante es comprender para qu´e sirven, c´omo funcionan y que bits de entrada y salida utilizan. Estos circuitos los podr´ıamos dise˜ nar perfectamente nosotros, puesto que se trata de circuitos combinacionales y por tanto podemos aplicar todo lo aprendido en capitulos anteriores.

5.1.

CODIFICADORES.

Los codifcadores nos permiten ¸compactar”la informaci´on, generando un c´odigo de salida a partir de la informaci´on de entrada. Y como siempre, lo mejor es verlo con un ejemplo. Imaginemos que estamos dise˜ nando un circuito digital que se encuentra en el interior de una cadena de m´ usica. Este circuito controlar´a la cadena, haciendo que funcione correctamente. Una de las cosas que har´a este circuito de control ser´a activar la radio, el CD, la cinta o el Disco seg´ un el bot´on que haya pulsado el usuario. Imaginemos que tenemos 4 botones en la cadena, de manera que cuando no est´an pulsados, generan un ’0’ y cuando se pulsan un ’1’ (Botones digitales). Los podr´ıamos conectar directamente a nuestro circuito de control la cadena de m´ usica, como se muestra en la figura . Sin embargo, a la hora de dise˜ nar el circuito de control, nos resultar´ıa m´as sencillo que cada bot´on tuviese asociado un n´ umero. Como en total hay 4 botones, necesitar´ıamos 2 bits para identifcarlos. Para conseguir esta asociaci´on utilizamos un codifcador, que a partir del bot´on que se haya pulsado nos devolver´a su n´ umero asociado: Fij´emonos en las entradas del codifcador, que est´an conectadas a los botones. En cada momento, s´olo habr´a un bot´on apretado, puesto que s´olo podemos escuchar una de ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 26: Circuito de control de una cadena de musica.

Figura 27: Circuito de control con codificador. las cuatro cosas. Bien estaremos escuchando el CD, bien la cinta, bien la radio o bien un disco, pero no puede haber m´as de un bot´on pulsado1. Tal y como hemos hecho las conexiones al codifcador, el CD tiene asociado el n´ umero 0, la cinta el 1, la radio el 2 y el disco el 3 (Este n´ umero depende de la entrada del codificador a la que lo hayamos conectado). A la salida del codificador obtendremos el n´ umero del bot´on apretado. La tabla de verdad ser´a as´ı:

Figura 28: Tabla de verdad del codificador de 4 a 2. El circuito de control de la cadena ahora s´olo tendr´a 2 bits de entrada para determinar el bot´on que se ha pulsado. Antes necesit´abamos 4 entradas. El codificador que hemos usado tiene 4 entradas y 2 salidas, por lo que se llama codificador de 4 a 2. Existen codificadores de mayor n´ umero de entradas, como el que vamos a ver en el siguiente ejemplo. Imaginemos que ahora queremos hacer un circuito para monitorizar la situaci´on de un tren en una v´ıa. En una zona determinada, la v´ıa est´a dividida en 8 tramos. En ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

cada uno de ellos existe un sensor que indica si el tren se encuentra en ese tramo (el sensor devuelve 1) o fuera de ´el (valor 0). Se ve claramente que cuando uno de los sensores est´e activado, porque que el tren se encuentre en ese tramo, el resto de sensores devolver´an un ’0’ (No detectan al tren). Si conectamos todas las entradas de los sensores a un codificador de 8 a 3, lo que tendremos es que a la salida del codificador saldr´a un n´ umero que indica el tramo en el que se encuentra el tren. El circuito de control que conectemos a las salidas de este codificador s´olo necesita 3 bits de entrada para conocer el tramo en el que est´a el tren, y no es necesario 8 bits. ¡Su dise˜ no ser´a m´as simple!. La tabla de verdad es:

Figura 29: Tabla de verdad para un codificador de 8 a 3.

5.1.1.

Ecuaciones.

A continuaci´on deduciremos las ecuaciones de un codificador de 4 a 2, y luego utilizaremos un m´etodo r´apido para obtener las ecuaciones de un codi?cador de 8 a 3. El codificador de 4 a 2 que emplearemos es el siguiente:

Figura 30: Codificador 4 a 2. Las ecuaciones las obtenemos siguiendo el mismo m´etodo de siempre: primero obtendremos la tabla de verdad completa y aplicaremos el m´etodo de Karnaugh. Con ello obtendremos las ecuaciones m´as simplificadas para las salidas y. Al hacer la tabla de verdad, hay que tener en cuenta que muchas de las entradas NO SE PUEDEN PRODUCIR. En las entradas de un decodificador, una y s´olo una de las entradas ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

estar´a activa en cada momento. Utilizaremos esto para simplificar las ecuaciones. Se ha utilizado una X para indicar que esa salida nunca se producir´a:

Figura 31: Tabla del circuito. C1 y C0 siempre valen ’x’ excepto para 4 filas. Los mapas de Karnaugh que obtenemos son:

Figura 32: Mapas K para el circuito. Las casillas que tienen el valor ’x’ podemos asignarles el valor que m´as nos convenga, de forma que obtengamos la expresi´on m´as simpli?cada. Las ecuaciones de un decodificador de 4 a 2 son: Co = E2 + E3 C1 = E1 + E3 La manera r´apida”de obtenerlas es mirando la tabla simplificada, como la que se muestra en el ejemplo de la cadena de m´ usica. S´olo hay que fijarse en los ’1’ de las funciones de salida (como si estuvi´esemos desarrollando por la primera forma can´onica) y escribir la variable de entrada que vale ’1’. Habr´a tantos sumandos como ’1’ en la funci´on de salida. Las ecuaciones para un codificador de 8 a 3, utilizando el m´etodo r´apido, son:

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Co = E1 + E2 + E5 + E7

C1 = E2 + E3 + E6 + E7

C2 = E4 + E5 + E6 + E7

5.2.

DECODIFICADORES.

Un decodificador es un circuito l´ogico combinacional, que convierte un c´odigo de entrada binario de N bits en M l´ıneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2 elevado a la potencia N), tales que cada l´ınea de salida ser´a activada para una sola de las combinaciones posibles de entrada. La Figura , muestra el diagrama general de un decodificador con N entradas y M salidas.

Figura 33: Diagrama general del decodificador. Puesto que cada una de las entradas puede ser 0 ´o 1, hay 2 a la N posibles combinaciones o c´odigos de entrada. Para cada una de estas combinaciones de entrada s´olo una de las M salidas estar´a activada 1, para l´ogica positiva; todas las otras salidas estar´an en 0. Muchos decodificadores se dise˜ nan para producir salidas 0 activas, l´ogica negativa, donde la salida seleccionada es 0 mientras que las otras son 1. Esto u ´ltimo, se indica siempre por la presencia de peque˜ nos c´ırculos en las l´ıneas de salida del diagrama del decodificador. Algunos decodificadores no usan todos los 2 ala N c´odigos posibles de entrada, sino s´olo algunos de ellos. Por ejemplo, un decodificador BCD a DECIMAL, tiene un c´odigo de entrada de 4 bits, el cual usa s´olo diez grupos codificados BCD, 0000 hasta 1001. Algunos de estos decodificadores se dise˜ nan de tal manera, que si cualquiera de los c´odigos no usados se aplican a la entrada, ninguna de las salidas se activar´a. La Figura 34, muestra la circuiter´ıa para un decodificador con 3 entradas y 8 salidas. Como s´olo usan compuertas Y, las salidas activadas son 1. Para tener salidas activas 0, deber´ıan usarse compuertas No Y. Puede hacerse referencia a este codificador de distintas maneras, todas ellas v´alidas y usuales. Puede llamarse un decodificador de 3 l´ıneas a 8 l´ıneas (3 x 8), porque tiene ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 34: Decoficador de binario a octal. tres l´ıneas de entrada y ocho de salida. Tambi´en recibe el nombre de convertidor o decodificador binario a octal, porque toma un c´odigo de entrada binario de tres entradas y produce un 1 en una de las ocho (octal) salidas correspondientes a ese c´odigo. A veces se hace referencia al circuito como un decodificador 1 de 8, porque 1 de las 8 salidas se activa a la vez. A continuaci´on se muestra la Tabla funcional dela figura 35 para este decodificador (74138): Si se tiene una funci´on reducida, deber´a primero obtenerse su forma can´onica para poderla realizar con un decodificador. La mayor´ıa de estos circuitos tienen s´olo dos niveles de conmutaci´on. La tabla funcional queda en funci´on de mint´erminos por utilizarse l´ogica positiva.

Figura 35: Tabla funcional. Es por esta raz´on que a los decodificadores se les conoce como generadores de minterminos.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 36: Decodificador como generador de minterminos.

5.3.

MULTIPLEXORES.

Un multiplexor o selector de datos es un circuito l´ogico que acepta varias entradas de datos y permite que s´olo una de ellas pase en un tiempo a la salida. El enrutamiento de la entrada de datos hacia la salida est´a controlado por las entradas de selecci´on (a las que se hace referencia a veces como entradas de direcci´on). La Figura muestra el diagrama general de un multiplexor. En este diagrama las entradas y salidas se dibujan como flechas gruesas para indicar que pueden ser una o m´as l´ıneas.

Figura 37: Diagrama general de un multiplexor digital. El multiplexor act´ ua como un conmutador multiposicional controlado digitalmente, ´ donde el c´odigo digital aplicado a las entradas de SELECCION, controla cu´ales entradas de datos ser´an conmutadas hacia la salida. Por ejemplo, la salida Z ser´a igual a la entrada de datos I0 para alg´ un c´odigo de entrada particular de selecci´on; Z ser´a igual ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

a I1 para otro c´odigo particular de selecci´on de entrada y as´ı sucesivamente. Establecido de otra manera, un multiplexor selecciona 1 de N fuentes de entrada de datos y transmite los datos seleccionados a un solo canal de salida. Esto se llama multiplexi´on o multiplexaje. 5.3.1.

´ MULTIPLEXOR BASICO DE DOS ENTRADAS.

La figura muestra la circuiter´ıa l´ogica de un multiplexor de dos entradas, I0 e I1 y ´ S. El nivel l´ogico que se aplica a la entrada S determina entrada de SELECCION qu´e compuerta Y se habilita de manera que su entrada de datos atraviese la compuerta O hacia la salida Z. Observando esto desde otro punto de vista, la expresi´on booleana de la salida es:

Figura 38: Multiplexor basico de dos entradas.

Z = Io.S’ + I1.S, Con S = 0, esta expresi´on se convierte en:

Z = Io.1 + I1.0 = Io lo cual indica que Z ser´a id´entica a la se˜ nal de entrada I0, que puede ser un nivel l´ogico fijo o bien, una se˜ nal l´ogica que var´ıa con el tiempo. Con S = 1, la expresi´on se transforma en:

Z = Io.0 + I1.1=I1 lo cual muestra que la salida Z ser´a id´entica a la se˜ nal de entrada I1.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

5.3.2.

UNI-FIEE

MULTIPLEXOR DE CUATRO ENTRADAS.

Se puede aplicar la misma idea b´asica para formar el multiplexor de cuatro entradas que se muestra en la figura . Aqu´ı se tienen cuatro entradas, que se transmiten en forma selectiva a la salida con base en las cuatro combinaciones posibles de las entradas de selecci´on S1S0. Cada entrada de datos se accede con una diferente combinaci´on de niveles de entrada de selecci´on. I0 se captura con S1S0 negadas las dos, de manera que I0 pase a trav´es de su compuerta Y hacia la salida Z s´olo cuando S1 = 0 y S0 = 0. La tabla de la figura da las salidas de otros tres c´odigos de selecci´on de entrada.

Figura 39: Multiplexor de cuatro entradas. En las familias l´ogicas TTL y CMOS se dispone regularmente de multiplexores de dos, cuatro, ocho y diecis´eis entradas. Estos circuitos integrados b´asicos pueden ser combinados para la multiplexaci´on de un gran n´ umero de entradas.

5.4.

DEMULTIPLEXORES(DISTRIBUIDOR DE DATOS).

Un multiplexor toma varias entradas y transmite una de ellas a la salida. Un demultiplexor toma una sola entrada y la distribuye sobre varias salidas. La Figura, muestra el diagrama general para un demultiplexor. Las flechas grandes para entradas y salidas pueden representar una o m´as l´ıneas. El c´odigo de entrada selecci´on determina a cu´al salida ser´a transmitida la entrada datos. En otras palabras, el demultiplexor toma una fuente de datos de entrada y la distribuye en forma selectiva a 1 de N canales de salida. La Figura 41, muestra el logigrama para un demultiplexor que distribuye una l´ınea de entrada a ocho l´ıneas de salida. La sola l´ınea de entrada de datos I se conecta a todas las ocho compuertas Y, pero una sola de ellas ser´a capacitada por las l´ıneas de entrada selecci´on. Por ejemplo, para S2 S1 S0 = 0 0 0, s´olo la primera compuerta Y ser´a habilitada y la entrada de datos I aparecer´a en la salidas O0. Para otros c´odigos de selecci´on, la entrada I estar´a presente en otras salidas. El demultiplexor de la Figura 41, es realmente una modificaci´on del circuito decodificador de la Figura 34 . Si se a˜ nade una cuarta entrada a todas las compuertas decodificadoras, esta entrada puede usarse como la entrada com´ un de datos I y las entradas A, B y C pueden servir como las l´ıneas de selecci´on. Muchos decodificadores ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 40: Diagrama general de un demultiplexor digital.

Figura 41: Logigrama de un multiplexor de 1 a 8. proveen esta entrada com´ un extra (llamada generalmente la entrada habilitadora), as´ı el decodificador puede usarse tambi´en como un demultiplexor.

5.5.

Juntando multiplexores y demultiplexores.

Vamos a ver una aplicaci´on t´ıpica de los multiplexores y los demultiplexores. Imaginemos que tenemos 4 sistemas, que los llamaremos a,b,c y d, y que necesitan enviar informaci´on a otros 4 dispositivos A,B,C y D. La comunicaci´on es uno a uno, es decir, el sistema a s´olo env´ıa informaci´on al sistema A, el b al B, el c al C y el d al D. ¿Qu´ e alternativas hay para que se produzca este env´ıo de datos? Una posibilidad es obvia, y es la que se muestra en la figura . Directamente se tiran cables para establecer los canales de comunicaci´on. ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 42: M´etodo alternativo sin Mux. Pero esta no es la u ´nica soluci´on. Puede ser que podamos tirar los 4 cables, porque sean muy caros o porque s´olo haya un u ´nico cable que comunique ambas parte, y ser´a necesario llevar por ese cable todas las comunicaciones. La soluci´on se muestra en la figura 43. Vemos que los sistemas a, b, c y d se conectan a un multiplexor.

Figura 43: Comunicaci´on por Mux. Un circuito de control, conectado a las entradas de selecci´on de este multiplexor, selecciona peri´odicamente los diferentes sistemas, enviando por la salida el canal correspondiente. Podemos ver que a la salida del multiplexor se encuentra la informaci´on enviada por los 4 sistemas. Se dice que esta informaci´on est´a multiplexada en el tiempo. Al final de esta l´ınea hay un demultiplexor que realiza la funci´on inversa. Un circuito de control selecciona peri´odicamente por qu´e salidas debe salir la informaci´on que llega por la entrada. Lo que hemos conseguido es que toda la informaci´on enviada por un sistema, llega a su hom´ologo en el extremo anterior, pero s´olo hemos utilizado un u ´nico canal de datos.

5.6.

Resumen.

En este cap´ıtulo hemos visto los multiplexores y los demultiplexores, constituidos internamente por puertas l´ogicas. Los multiplexores nos permiten seleccionar entre uno ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

de varios canales de entrada (tuber´ıas) para sacarlo por la salida. Por ello disponen de unas entradas de datos (por donde entra el agua), unas entradas de selecci´on (Llaves de paso) y un canal de salida. Estos canales de datos pueden ser de varios bits, sin embargo, en este cap´ıtulo nos hemos centrado en los multiplexores que tienen canales de datos de 1 bits, puesto que a partir de ellos podemos construir multiplexores con canales de datos de mayor cantidad de bit, as´ı como multiplexores que tienen mayor cantidad de canales de entrada. Tambi´en hemos visto los demultiplexores, que realizan la funci´on inversa. Un canal de entrada (tuber´ıa) se puede conectar a una de las diferentes salidas, seg´ un el valor introducido por las entradas de selecci´on (llaves de paso). Los multiplexores pueden tener opcionalmente una entrada de validaci´on, que puede ser activa a nivel alto o a nivel bajo y act´ ua como una especie de interruptor que permite que el multiplexor funcione o no. Si est´a activada, el multiplexor funciona normalmente. Si la entrada de validaci´on est´a desactivada, por la salida del multiplexor siempre hay un ’0’. Por u ´ltimo hemos visto que con un multiplexor tambi´en se pueden implementar funciones l´ogicas, y es otra alternativa que tenemos adem´as de las puertas l´ogicas. Mediante el m´etodo de las tablas de verdad, podemos saber facilmente qu´e variables hay que conectar a las entradas del multiplexor.

5.7.

ELEMENTOS DE ARITMETICA BINARIA.

Son dispositivos MSI que pueden realizar operaciones aritm´eticas (suma, resta, multiplicaci´on y divisi´on) con n´ umeros binarios. De todos los dispositivos, nos centraremos en los comparadores de magnitud, detectores y generadores de paridad y sumadores . 5.7.1.

SUMADORES.

El sumador digital es un circuito combinacional que realiza la operaci´on aritm´etica de sumar dos o m´as datos. La operaci´on suma es la base de las unidades de c´omputo en un sistema de procesamiento digital debido a que las operaciones de resta, multiplicaci´on y divisi´on pueden crearse a partir de ´esta. Por ejemplo, la resta de dos n´ umeros binarios se puede expresar como la suma del minuendo m´as el complemento a dos del sustrayendo; por otra parte el producto y la divisi´on de dos n´ umeros se obtienen realizando operaciones recursivas de sumas y restas respectivamente. SEMISUMADOR En la figura se muestra un bloque sumador gen´erico de un bit, donde los datos a sumar son de un bit cada uno. El circuito debe tener una salida que corresponde con el resultado aritm´etico y otra que se˜ nala el acarreo de la operaci´on. Debido a que no posee acarreo de entrada, el circuito se conoce como semisumador; y esto hace que no pueda ser acoplado en cascada directamente con otros bloques del mismo tipo. Su logigrama del semisumador y su circuito topol´ogico es: ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 44: Tabla y mapas K del circuito semisumador.

Figura 45: Logigrama del circuito semisumador. Sin embargo, el acoplamiento de los bloques semisumadores puede obtenerse a trav´es de circuitos de compuertas. La soluci´on a este problema se resuelve en la figura donde se agrega un bit de acarreo en la entrada del circuito de forma que pueda ser utilizado para realizar expansiones de sumadores digitales con varios bloques de un solo bit acoplados en serie o en cascada. SUMADOR COMPLETO DE UN BIT. El circuito de la figura es un sumador completo de un bit; este circuito puede acoplarse directamente en cascada para obtener sumadores de varios bits. El inconveniente del acoplamiento es el retardo de tiempo que se origina en cada bloque y que trae consigo una propagaci´on total del circuito equivalente al producto del retardo de un bloque por la cantidad que van ha ser conectados en serie.

Figura 46: Tabla y mapas K del circuito sumador. Su simplificacion por los mapas K y su logigrama es: ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 47: Logigrama del circuito sumador. Donde la compuerta O de tres entradas se obtuvo a partir de dos compuertas O de dos entradas, y su circuito topol´ogico se muestra en la gr´afica 47. Donde el diodo LED 1 es S y el diodo LED 2 es C.

5.7.2.

RESTADORES .

En la diferencia, cada bit del sustraendo se resta de su correspondiente bit del minuendo para formar el bit de la diferencia. El pr´estamo ocurre cuando el bit del minuendo es menor al bit del sustraendo, de tal forma que se presta un 1 de la siguiente posici´on significativa. La resta se implementa mediante un sumador. El m´etodo consiste en llevar al minuendo a una de las entradas y el sustraendo en complemento 2 a la otra entrada. SEMI RESTADOR El circuito combinacional que realiza la resta de dos bits se denomina Restador medio. El circuito tiene dos entrada binaria y dos salidas. La figura 3.9.5 muestra el s´ımbolo l´ogico de Restador medio. En el circuito las entradas son A(minuendo) y B(sustraendo) y la salida D corresponde a la diferencia y P al pr´estamo de salida. Si A B, existen tres posibilidades 0-0=0, 1-0=0 y 1-1=1. El resultado es el bit de diferencia D. Si A¡B se tiene 0-1 y es necesario prestar un 1 de la siguiente posici´on significativa de la izquierda. El pr´estamo agrega 2 al bit del minuendo de manera similar cuando en el sistema decimal se agrega 10 al d´ıgito del minuendo. El grafico nos muestra el logigrama del semirestador. Donde el diodo LED 1 es R y el diodo LED 2 es P. RESTADOR COMPLETO El Restador completo realiza la resta entre dos bits, considerando que se ha prestado un 1 de un estado menos significativo. En la tabla 3.9.4. las entradas A, B y C denotan el minuendo, el sustraendo y el bit prestado. Las salidas D y P representan a la diferencia y el pr´estamo. Logigrama del restador completo y su Circuito topol´ogico: El diodo LED 1 es R y el diodo LED 2 es P. ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 48: Tabla y mapas K del circuito semirestador.

Figura 49: Circuito del semirestador.

Donde nuevamente la compuerta O de tres entradas se puede obtener a partir de dos compuertas O de dos entradas.

5.7.3.

COMPARADORES DE MAGNITUD.

Los comparadores de magnitud son circuitos que comparan el valor binario de dos n´ umeros, proporcionando informaci´on de cu´al es mayor, menor, o si ambos son iguales. Son sistemas muy usados en ingenier´ıa. Existen comparadores de 4 bits y de 8 bits. Adem´as de las correspondientes entradas de datos disponen de tres entradas m´as que pueden informar sobre una situaci´on anterior, y que se usan para conectar en cascada distintos comparadores, de manera que pueda construirse uno de mayor capacidad. 5.7.4.

DETECTORES Y GENERADORES DE PARIDAD.

Los detectores y generadores de paridad son circuitos MSI que detectan si en la entrada hay un n´ umero par o impar de u ¨nos”, o sea, detectan la paridad de una palabra digital. Se basan en la funci´on EX-OR. Su aplicaci´on principal se basa en la transmisi´on y detecci´on de c´odigos en las comunicaciones digitales. Un tipo de c´odigo muy usado en las transmisiones digitales es aquel que a una palabra digital le a˜ nade un bit que indique la paridad de la palabra. ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 50: Tabla y mapas K del circuito restador completo.

Figura 51: Circuito de un restador completo. Cuando nuestro circuito genere el bit de paridad, funcionar´a como transmisor, y cuando tenga que detectarlo, funcionar´a como receptor. Supongamos que vamos a trasmitir la palabra de 7 bits [1011110] con paridad par, el bit que debemos a˜ nadir debe ser un 1, para que el total de unos sea par. Como Transmisor: 1011110 1 no de unos 6 En el receptor recibimos una palabra de 8 bits [10111101] detectamos su paridad y si es par (como ocurre en este caso), admitimos la palabra como correcta. Ejercicios propuestos. 1.- Las normas de seguridad de los modernos aviones exigen que, para se˜ nales de vital importancia para la seguridad del aparato, los circuitos deben estar triplicados para que el fallo de uno de ellos no produzca una cat´astrofe. En caso de que los tres circuitos no produzcan la misma salida, ´esta se escoger´a mediante votaci´on. Dise˜ ne el circuito ”votador”que ha de utilizarse para obtener como resultado el valor mayoritario de las tres entradas.

2.- Las cuatro l´ıneas de entrada de un circuito combinacional corresponden a un n´ umero natural codificado en binario natural. Dise˜ ne un circuito que sirva para detectar cu´ando un n´ umero es una potencia de dos.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

3.- Dise˜ ne un circuito combinacional que acepte un n´ umero de tres bits y genere un n´ umero binario de salida igual al cuadrado del n´ umero de entrada.

4.- Se ha dise˜ nado una puerta de tres entradas llamada bomba (cuyas caracter´ısticas se muestran) con un resultado desafortunado. Experimentalmente se encuentra que las combinaciones de entrada 101 y 010 hacen explotar la puerta. Determine si hay que inutilizar las puertas o, por el contrario, pueden ser modificadas externamente (a˜ nadiendo un circuito) de forma que sea funcionalmente completa y que sin embargo no explote.

5.- Florencio va a ir a una fiesta esta noche, pero no solo. Tiene cuatro nombres en su agenda: Ana, Bea, Carmen y Diana. Puede invitar a m´as de una chica pero no a las cuatro. Para no romper corazones, ha establecido las siguientes normas: - Si invita a Bea, debe invitar tambi´en a Carmen. - Si invita a Ana y a Carmen, deber´a tambi´en invitar a Bea o a Diana. - Si invita a Carmen o a Diana, o no invita a Ana, deber´a invitar tambi´en a Bea. Antes de llamarlas por tel´efono, quiere utilizar un circuito que le indique cu´ando una elecci´on no es correcta. Ay´ udele a dise˜ nar el circuito ´optimo en dos niveles con puertas NAND.

6.- Una luz se enciende cuando su se˜ nal de excitaci´on est´a en nivel bajo. Esta se˜ nal est´a controlada por un circuito de cuatro entradas: x1:orden de encender la luz, activa en bajo; x2:orden de inhibir la luz, activa en bajo ; x3: orden de emergencia, activa en bajo; x4:aviso del estado de la luz en la calle : ”1”si es de d´ıa, ”0”si es de noche. La luz se debe iluminar cuando haya orden de encenderla, el estado de la luz exterior sea el apropiado y no haya inhibici´on, excepto si hay emergencia, en cuyo caso la luz se enciende independientemente de las otras se˜ nales.De una tabla de verdad del circuito que controla la luz dise˜ n´andolo con los elementos que estime oportunos.

7.-Realice las siguientes funciones haciendo uso de los dispositivos que se dan en cada uno de los apartados: F=Min (0,9,11,15) F= Max (0, 3,5) a) Utilizando un decodificador con salidas activas en nivel alto y puertas OR. b) Utilizando un decodificador con salidas activas en nivel bajo y puertas AND. c) Utilizando un decodificador con salidas activas en alto y puertas NOR. d) Utilizando un decodificador con salidas activas en bajo y puertas NAND.

8.-Encuentre un dise˜ no m´ınimo para cada una de las siguientes funciones si s´olo disponemos de un decodificador 3 :8 y de puertas de dos entradas . ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

a) F = Min (0, 9, 11, 15). b) F = Max (0, 3, 5). c) F = Max (1, 3, 4, 6, 9, 11). d) F = Max (1, 2, 3, 7, 8, 9).

9.- Dise˜ ne los siguientes convertidores de c´odigo: a) BCD - EXCESO-3. b) BCD -2 de5.

10.- Se pretende dise˜ nar un circuito comparador de 2 n´ umeros de 2 bits, A=(a1, a0) y B = (b1, bo). Dicho circuito deber´a tener tres salidas M, p, m, de tal forma que: M = 1siA ≥ B, p = 1siA ≡ B, m = 1siA ≤ B, Dis´en ˜ese exclusivamente con puertas NOR.

11.- Obtener los circuitos semisumador y sumador completo usando s´olo puertas NAND.

12.- Un circuito tiene como entradas dos n´ umeros binarios de dos bits cada uno: Y= y1yo; X= x1xo. Se desea que tenga salidas 11 si Y ≡ X, 10 si Y ≥ X y 01 si Y ≤ X . Dise˜ ne un circuito con un decodificador de 3 a 8 con salidas activas en alto, un n´ umero no determinado de puertas NAND de dos entradas y dos puertas NAND de un n´ umero de entradas no limitado. A˜ nada una se˜ nal de habilitaci´on (enable). Las entradas est´an en u ´nico ra´ıl. Utilize obligatoriamente el decodificador. 13.- Se dispone de decodificadores 2 a 4 con se˜ nal de habilitaci´on activa en nivel alto. Dise˜ ne, con las mismas caracter´ısticas: a) Un decodificador 1:2. b) Un decodificador 3:8. c) Un decodificador de 4:16.

14.- Utilizando decodificadores 74138 (utilizar data sheet) y el menor n´ umero de puertas posible, ¿C´omo dise˜ nar´ıas? a) Un decodificador 4 a 16. b) Un decodificador 5 a 32.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

6.

UNI-FIEE

CARACTER´ISTICAS INTERNAS DE LAS FA´ MILIAS LOGICAS.

Los circuitos integrados digitales est´an caracterizados por la tecnolog´ıa de fabricaci´on utilizada. La base de esta integraci´on es el silicio que junto a otros materiales, usados como aditivos, ionizan y dan caracter´ıstica el´ectrica transitoria y permanente de corriente, tensi´on, retardo de tiempo, etc. Los componentes b´asicos de la integraci´on son: transistores bipolares, FET, resistencias y diodos; ´estos originan comportamientos de tipo anal´ogico en el circuito integrado digital. Los niveles l´ogicos 0 y 1 est´an supeditados a rangos de corriente y voltaje que van ha depender de las cargas que se conecten en esas l´ıneas digitales y, espec´ıficamente, de la tecnolog´ıa de fabricaci´on e integraci´on utilizada en la construcci´on del chip. Las familias l´ogicas m´as utilizadas en el dise˜ no de circuitos digitales son: TTL, CMOS y ECL. Las diferencias entre ellas determinan el tipo de aplicaci´on en la implementaci´on del dise˜ no l´ogico digital y el rendimiento del mismo. Existen actualmente otras subfamilias de circuitos integrados que trabajan con voltajes bajos y altas frecuencias como lo son las series LVC y LVT que trabajan con tensiones entre 2.5 y 5.0 Voltios. En este manual no se estudiaran estos dispositivos; no obstante, se sugiere consultar los manuales de fabricantes como Texas Instruments (2.5V-5V Standard Logic IC ”SN74LV-A series 2000) o la direcci´on electr´onica: www.ti.com/sclogic/iva.

6.1.

Par´ ametros el´ ectricos de un circuito integrado digital.

Los par´ametros de las compuertas l´ogicas est´an determinados por el fabricante del circuito integrado y alguno de estos par´ametros comprenden valores y rangos de corriente, voltaje, retardo de tiempo, disipaci´on de potencia, margen de ruido, fanout. Todos ellos determinan las condiciones de operaci´on del circuito: consumo de corriente que suministra la fuente, temperatura de trabajo, tiempo de propagaci´on de las se˜ nales en los acoplamientos de compuertas, ruido externo, etc. Los tipos de tecnolog´ıas (familias l´ogicas TTL, CMOS, ECL, etc.) diferencian estas condiciones de operaci´on, y es aqu´ı donde el dise˜ nador debe tomar las precauciones necesarias a la hora de implementar un circuito digital. 6.1.1.

Niveles l´ ogicos.

Los niveles alto y bajo (H y L) de las entradas y salidas digitales tienen rangos fijos dentro de una misma familia l´ogica. Sin embargo, existen peque˜ nas variaciones entre las subfamilias de los circuitos y compuertas digitales com´ unmente denominadas series de la familia l´ogica. En la figura se muestran los rangos de voltaje entrada/salida ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

(Input/Output) de los circuitos digitales; los valores de ´estos est´an dados en los manuales de caracter´ısticas t´ecnicas del fabricante y se definen de la siguiente forma: ViH (m´ın): Voltaje de entrada m´ınimo reconocido como un nivel l´ogico alto (1 ´o H). Las tensiones por debajo de ´este valor no garantiza una tensi´on, ViH v´alida. ViL(m´ ax): Voltaje de entrada m´aximo reconocido como un nivel l´ogico bajo (0 ´o L). Las tensiones por encima de ´este valor no garantiza una tensi´on, ViL v´alida. VoH(m´ın): Voltaje de salida m´ınimo reconocido como un nivel l´ogico alto (1 ´o H). Las tensiones por debajo de ´este valor no garantiza una tensi´on, VoH v´alida. VoL(m´ ax): Voltaje de salida m´aximo reconocido como un nivel l´ogico bajo (0 ´o L). Las tensiones por encima de ´este valor no garantiza una tensi´on, VoL v´alida.

Figura 52: Rangos definidos para los niveles logicos de voltaje . Los valores correspondientes de (VCC, VDD) y (VEE, VSS) se establecen con la fuente de poder, dependiendo de la familia utilizada. Del mismo modo, las l´ıneas de los circuitos integrados digitales drenan y conducen corrientes que dependen de la familia utilizada, y de los niveles l´ogicos. IiH(m´ ax): Corriente de entrada m´axima cuando la l´ınea o compuerta digital est´a en nivel l´ogico alto. IiL(m´ ax): Corriente de entrada m´axima cuando la l´ınea o compuerta digital est´a en nivel l´ogico bajo. IoH(m´ ax): Corriente de salida m´axima cuando la l´ınea o compuerta digital est´a en nivel l´ogico alto. IoL(m´ ax): Corriente de salida m´axima cuando la l´ınea o compuerta digital est´a en nivel l´ogico bajo. ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Estos par´ametros, dados por los fabricantes de circuitos integrados, deben ser respetados, ya que de ello depender´a el buen funcionamiento del circuito digital implementado. De hecho, los fabricantes garantizan compatibilidad cuando se acoplan o conectan circuitos integrados de una misma Subfamilia o Serie. Por ejemplo, con VCC=+5V y VEE=0V no deben aparecer tensiones por encima del VCC ni voltajes negativos por debajo del VEE; estas variaciones en la fuente de poder o en los niveles de entrada y salida ocasionan da˜ nos irreparables en los circuitos integrados. Los voltajes de entrada/salida que se muestran en la figura comprenden los valores que se deben aplicar en cualquier circuito digital: 6.1.2.

Conexi´ on de salida (fan - out).

El acoplamiento directo de compuertas tiene limitaciones que determinan la cantidad de entradas que se pueden conectar a una salida. Esto es debido a que la corriente suministrada y absorbida en los distintos niveles de tensi´on de las compuertas. En la figura 54 se observa el acoplamiento de varias entradas de compuertas inversoras a una salida de compuerta NAND. Los cambios en las entradas de la NAND hacen que la salida pase de un nivel l´ogico a otro. Este es un acoplamiento est´atico de compuertas, ya que solamente se toman en cuenta las corrientes y tensiones DC de las mismas. De esta forma ser´a necesario saber solamente la cantidad de compuertas que se pueden conectar a la salida de un chip perteneciente a una familia o serie espec´ıfica. El fan - out de una familia es el n´ umero m´aximo de l´ıneas de entrada que se le pueden conectar a la salida de un circuito o compuerta. En la figura 4.2 se obtiene el valor del fan-out para un nivel l´ogico alto y bajo en la salida S:

Figura 53: Conectividad o fan-out de las compuertas digitales.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

6.1.3.

UNI-FIEE

M´ argenes de ruido.

Los componentes y circuitos electr´onicos son susceptibles a ruidos que pueden ser producidos por: variaciones de temperatura, ruido ambiental, inducci´on de transformadores, motores, relays, conmutadores el´ectricos, etc. Los fabricantes de circuitos integrados prev´en estas posibilidades de generaci´on de ruido y por consiguiente incluyen en el dise˜ no, una diferencia entre la entrada y la salida de las compuertas; con la finalidad de mantener la conectividad y los niveles l´ogicos H y L de entrada / salida de las mismas. Esta diferencia se conoce como margen de ruido y est´a indicada en la figura 55. Margen de ruido est´atico en nivel alto (VNSH): Es la m´axima variaci´on permitida en el nivel alto de salida, dentro de la cual queda garantizado el reconocimiento como nivel alto en la entrada del otro circuito o compuerta de la misma familia. Margen de ruido est´atico en nivel bajo (VNSL): Es la m´axima variaci´on permitida en el nivel alto de salida, dentro de la cual queda garantizado el reconocimiento como nivel bajo en la entrada del otro circuito o compuerta de la misma familia. La tecnolog´ıa utilizada por el fabricante busca siempre aumentar el margen de ruido para poder obtener m´as inmunidad al ruido.

Figura 54: Margenes de ruidos estaticos.

6.1.4.

Disipaci´ on de potencia y consumo de corriente.

Las fuentes de alimentaci´on son las encargadas de suministrar corriente a los circuitos integrados que conforman, internamente, a las compuertas l´ogicas digitales; a esta corriente se le denomina ICC. La potencia disipada o consumida es muy peque˜ na y est´a por el orden de los miliwatts (mW); el t´ermino utilizado para el consumo de corriente, cuando todas las compuertas se encuentran en nivel bajo, es ICCL y para el nivel alto es ICCH. No obstante, el consumo de corriente continua (DC) en todas las compuertas se promedia asumiendo que ellas, se encuentran el mismo tiempo en nivel alto que en nivel bajo, y por lo tanto, la corriente suministrada por la fuente debe ser: Icc = ´ VENTURA GRANDEZ HENRY.

Iccl + Icch 2 CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

En consecuencia, la disipaci´on o consumo de potencia est´atica est´a expresada por: P d = Icc ∗ V c ´o P d = Idd ∗ V dd Por lo general, los circuitos digitales son utilizados para conmutar de un estado a otro; en el momento que son acoplados generan transiciones, producen cambios en el consumo de corriente y en la disipaci´on de potencia. Esta forma de consumo de energ´ıa se conoce como disipaci´on de potencia din´amica ”PDD es igual a la energ´ıa almacenada en el condensador que origina la carga acoplada a la compuerta C ¸ L”, multiplicada por el cuadrado del voltaje; siendo proporcional al n´ umero de transiciones por segundo (frecuencia ”f”). 2

P dd = C1 ∗ (V cc)2 ∗ f A medida que aumenta la frecuencia tambi´en incrementa el promedio de consumo de corriente y por lo tanto mas calentamiento habr´a en el circuito. Al conectar compuertas aumentamos la capacitancia par´asita acoplada y, como se ver´a m´as adelante, la potencia din´amica reducir´a el fan-out de las compuertas.

6.2.

´ LOGICA TTL

La l´ogica transistor transistor (TTL) es un tipo de tecnolog´ıa bipolar que utiliza transistores para generar las distintas funciones l´ogicas. Est´a formada por las variantes denominadas series de la familia TTL, mostradas en la tabla 4.1. La serie militar 54 trabaja en un rango de temperatura bastante amplio [-55 ◦ C +125 ◦ C], es utilizada en la industria militar y equipos m´edicos. La serie 74 indica un rango de temperatura menor [0 ◦ C 70 ◦ C], es la m´as utilizada comercialmente y tiene menor costo. En la figura 4.4 se muestra la forma de numerar los chips TTL. Estructura de la Fecha: El c´odigo de la fecha es otro c´odigo que trae el circuito integrado junto al que lo describe, indica lugar y fecha de la manufacturaci´on. Con una o m´as letras espec´ıfica el pa´ıs, en la parte num´erica, las dos primeras cifras indican el a˜ no y las dos u ´ltimas se refieren a la semana de fabricaci´on. Por ejemplo, el chip [SN74LS00J 9532] indica que se trata de una compuerta NAND de dos entradas, serie de bajo consumo Schotty con rango de temperatura desde 0 ◦ C hasta 70 ◦ C y fue fabricado por Texas Instruments el a˜ no 1995 semana 32. 6.2.1.

Conectividad, Margen de ruido, consumo de corriente, retardo de tiempo de las series TTL.

La familia TTL posee compatibilidad de corriente, tensi´on y retardo de tiempo entre las series que la componen. No obstante, es recomendable utilizar circuitos integrados pertenecientes a una misma serie para que sus caracter´ısticas t´ecnicas sean exactamente iguales y por ende, se disminuyan los errores de propagaci´on de se˜ nales en los ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 55: Serie de la familia TTL. acoplamientos de los dispositivos. Por ejemplo, al acoplar en paralelo dos compuertas de distinta serie, la compuerta m´as r´apida colocara primero la se˜ nal en la salida, ocasionando que el circuito alimentado por ´esta responda a mayor frecuencia. En la tabla 60 se muestran las caracter´ısticas m´as comunes de las compuertas pertenecientes a la familia TTL. Conectividad (Fan-out): La tabla 60 indica el n´ umero de entradas de compuertas que se pueden conectar a una l´ınea de salida, las que tienen mayor conectividad son las series: FAST£ 33; LS£ 20; L£ 20 y ALS£ 40. Sin embargo, esta cantidad debe ser reducida para asegurar que la corriente de salida no supere el 80o/o de IOL e IOH (m´ax) y de esta manera garantizar el buen funcionamiento del circuito integrado. Margen de ruido: En la secci´on anterior de la, figura 60, se definen los par´ametros de m´argenes de ruido VNSL y VNSH; este u ´ltimo, determina la diferencia entre las tensiones m´ınimas del nivel l´ogico alto VoH(m´ın) y por tanto, muy fundamental para poder determinar la inmunidad al ruido. El VNSH de las series FAST, LS, AS, y ALS es igual a 0.7 V lo ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 56: Nomenclatura de los chips TTL. que implica una mayor inmunidad al ruido que las series L, H y est´andar donde el margen de ruido VNSH es de 0.4 V. Consumo de corriente: Las series que manejan mayor corriente son las FAST, AS y H. Est´an dise˜ nadas para este prop´osito, la corriente que soportan en nivel bajo IoL es menor o igual que 20 mA; la diferencia con respecto a las series de tecnolog´ıa L, LS y ALS es, efectivamente, la baja corriente IOL (3.6mA, 8mA, 8mA) que circula a trav´es de ellas. En este aspecto los chips de mayor consumo de corriente son m´as r´apidos, pero con el inconveniente de generar mayor calor en el circuito integrado y ruido de picos de corriente en la fuente de alimentaci´on. La ventaja de la serie FAST es que puede soportar cargas mayores a las otras series TTL y de este modo, mejorar el fan-out. Retardo de tiempo (tp): La caracter´ıstica de retardo de tiempo esta intr´ınsecamente ligado a los materiales semiconductores con que fabrican los circuitos integrados. Una capa delgada de material N o P hace que los portadores minoritarios necesiten menor tiempo para conmutar de un estado de encendido hacia la condici´on de apagado. Los tiempos de retardo que ocasionan los per´ıodos de almacenamiento y transici´on de la uni´on NP o PN determinan la respuesta transitoria de las compuertas TTL. Esto se conoce como tiempo de propagaci´on ( tp) o retardo de tiempo y es una caracter´ıstica muy importante que el dise˜ nador debe tomar en cuenta a la hora de realizar el dise˜ no digital. En la representaci´on, aproximada, de la onda cuadrada con niveles TTL de la figura 4.8 se puede observar, la respuesta S de un inversor 74LS04. Si en la entrada E se inyecta un pulso de esta onda; la se˜ nal de salida se invierte y se propaga en el tiempo. El instante t1 y t3, son tomados respectivamente del 10o/o y 90o/o de la rampa de subida; esta diferencia de tiempo t3-t1=tr es conocida como tiempo de subida (tr: time rising), flanco de subida o transici´on positiva (TSP). De igual forma, la diferencia t7-t5=tf se conoce como tiempo de bajada (tf: time falling), flanco de bajada o transici´on negativa (TSN). El tiempo de propagaci´on de la se˜ nal de entrada, a la mitad de la rampa (50o/o), con ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 57: Especificaciones de algunos fabricantes.

Figura 58: Especificaciones. respecto a la salida; cuando ´esta cambia del nivel alto al nivel bajo, se conoce como tpHL. La figura 4.8 indica el tpHL como la diferencia de tiempo t4-t2. Del mismo modo t8-t6 es tpLH y ocurre cuando la se˜ nal de salida pasa de un nivel bajo a un nivel alto. El tiempo de propagaci´on se obtiene sacando el promedio de estos dos valores: T phl + T plh 2 La frecuencia m´axima de trabajo o frecuencia de corte de la compuerta es el inverso de: tp =

1 tp Los tiempos de propagaci´on de las series: AS, F, H y ALS est´an por debajo de los 10 ns lo que permite colocarlas como las m´as r´apidas de la familia TTL. f (max) =

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 59: Algunas caracteristicas tecnicas promediadas de la familia TTL. Una caracter´ıstica importante de los circuitos integrados de compuertas digitales es el factor formado por producto del tiempo de propagaci´on y el consumo promedio de potencia. Este factor debe ser lo m´as peque˜ no posible; los fabricantes de circuitos integrados, a trav´es de las tecnolog´ıas, buscan constantemente la forma de disminuirlo. F actor = tp ∗ P De la tablade la figura 60 se obtiene el producto para estas series: - High Speed H (132 ns.mW). - Est´andar (100 ns.mW). - Fast F (60 ns.mW). - Low power Schottky LS (36 ns.mW). - Low power: bajo consumo L (33 ns.mW). - Avanzada Schottky AS (32 ns.mW). - Avanzada de bajo consumo Schottky ALS (6.5 ns.mW). La serie que tiene mejor factor es la ALS (6.5) y el factor m´as pobre es el de la serie H (132). Al mejorar la velocidad de respuesta de un circuito integrado se debe sacrificar, ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

por otra parte, el consumo de potencia y viceversa. Las nuevas tecnolog´ıas de fabricaci´on buscan la forma de aumentar la velocidad de los dispositivos y al mismo tiempo disminuir el consumo de potencia con el fin de mejorar el Factors.p. Una de las alternativas que se han aplicado es la de disminuir la tensi´on de alimentaci´on de los circuitos, con la finalidad de poder utilizar capas m´as delgadas de silicio y reducir el tiempo de almacenamiento de los portadores minoritarios en las uniones de los semiconductores. De esta forma, se pueden ver en el mercado circuitos integrados digitales y anal´ogicos con tensiones de alimentaci´on menores a 5 voltios.

6.3.

´ LOGICA CMOS

Los circuitos integrados CMOS est´an constituidos por MOSFET de canal N y MOSFET de canal P. Presentan gran impedancia de entrada y su capacidad de integraci´on los coloca en el rengl´on de la tecnolog´ıa de mediana y alta escala de integraci´on. En la figura 4.20(a) se observa el corte transversal de un MOSFET canal N de enriquecimiento; la circulaci´on de corriente Ids se establece cuando la tensi´on VGSN supera la tensi´on umbral VThN. Por debajo de esta tensi´on el MOSFET queda en corte y, la completa conducci´on se establece cuando: V thn ≤ V gsn ≤ V dd Las figuras 4.20(a) y (b) muestran dos s´ımbolos utilizados por los transistores MOSFET de enriquecimiento y de agotamiento.

Figura 60: MOSFET canal N y MOSFET canal P. El significado de CMOS (Complementary Metal Oxide Semiconductor) implica que deben ser utilizados, dos tipos de canal ”NMOS ”PMOS”, para fabricar los circuitos integrados l´ogicos. Los electrodos (S: source: fuente); (G: gate: puerta); (D: drain: fuente), sirven para polarizar el dispositivo. Estos transistores est´an formados por tecnolog´ıas de enriquecimiento, las tensiones umbrales de Q1 y Q2 son VThP y VThN y los par´ametros de conducci´on Kp y Kn. 2

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Figura 61: Inversor CMOS y la grafica del transistor NMOS. 6.3.1.

Caracter´ısticas de las compuertas CMOS.

Los circuitos integrados CMOS han evolucionado en el proceso de fabricaci´on. El avance fundamental ha sido la reducci´on del tama˜ no del ´area de fabricaci´on del material semiconductor; han reducido el ´area de la compuerta est´andar (4XXX) casi a la mitad por lo que el canal de conducci´on se ha reducido tambi´en. Las compuertas CMOS est´andar se realizan en una capa de material base (silicio) de 120 micrones y los chips de alta velocidad CMOS (HCXXXX) son fabricados sobre una capa de 65 micrones. Esto hace aumentar la integraci´on de la serie HC; reduce el solapamiento de capas que se hacia anteriormente en la serie est´andar para aumentar la cantidad de puertas; disminuye la capacitancia intr´ınseca y por ende disminuyen los tiempos de respuestas de estos dispositivos. Tambi´en se han integrados diodos de protecci´on en los pines de entrada del chip con la finalidad de dar protecci´on contra los choques electrost´aticos. Los resultados de estos cambios se muestran en la tabla 4.5 donde los dispositivos HC son comparados con las series est´andar CMOS, LSTTL y ALS. Existe tambi´en una sub-serie con la nomenclatura HCT de la gran familia CMOS que es compatible pin a pin con los circuitos integrados de la familia TTL. Esto significa que poseen internamente elementos que igualan las impedancias de entrada y salida para que puedan ser compatibles en voltajes y corrientes con los chips TTL. 6.3.2.

Disipaci´ on de potencia de las compuertas CMOS.

El inversor CMOS y los dispositivos l´ogicos en general se utilizan para excitar a otros circuitos, la impedancia de estos dispositivos se puede modelar como una capacitancia. Por lo que, durante la conmutaci´on de los niveles l´ogicos, esta carga capacitiva se debe cargar y descargar. respectivamente. Aqu´ı se asume, como condici´on inicial, que el condensador est´a descargado totalmente. El consumo de potencia de los dispositivos CMOS (series Est´andar y HC), los cuatro factores m´as importantes son: Voltaje de la fuente de alimentaci´ on (VCC o VDD). ´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Como se observa en la tabla 4.5 las caracter´ısticas de los circuitos CMOS Est´andar y HC var´ıan de rango en funci´on del valor de tensi´on de la fuente. En la serie Est´andar el rango va desde 3.0 hasta 18 voltios y para la serie HC el rango va desde 2.0 hasta 6.0 voltios. Frecuencia de operaci´ on ( f ). Los dispositivos CMOS consumen energ´ıa solo en las transiciones de los niveles l´ogicos. Por esto al aumentar la frecuencia en las se˜ nales de entrada tambi´en se incrementa el consumo del dispositivo. La frecuencia debe estar dada en MHz. Capacitancia interna ( CPD ). Es la capacitancia intr´ınseca de la fabricaci´on del dispositivo. Por lo general, est´a dada en pico faradios pf. Capacitancia de la carga ( CL ). Carga total capacitiva presente en el pin de salida. Se debe sumar todas las capacidades que se encuentres en la l´ınea y se maneja en pf.

Figura 62: Caracteristicas tecnicasde las familias LSTTL,ALS,Estandar CMOS y HC.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

6.3.3.

UNI-FIEE

Margen de ruido de las compuertas CMOS.

En los circuitos integrados CMOS el margen de ruido aumenta a medida que se incrementa la tensi´on de alimentaci´on (VCC o VDD); esto es una ventaja para el dise˜ no con dispositivos de esta familia de chips. Sin embargo, el aumento de tensi´on incrementa la disipaci´on de potencia y como consecuencia, reduce la respuesta de frecuencia del chip. El dise˜ nador debe sopesar los requerimientos de disipaci´on, voltaje, frecuencia y consumo de corriente del circuito digital a la hora de realizar el prototipo. En este particular los simuladores b´asicos digitales no ofrecen mucha ayuda debido a que est´an hechos con modelos matem´aticos l´ogicos que no toman en cuenta estos m´argenes de ruido de se˜ nales y variaciones el´ectricas. No obstante, los simuladores profesionales mixtos (Anal´ogicos - Digitales) como el SPICE si pueden ser configurados para tomar en cuenta las variaciones, ruidos y tolerancias el´ectricas a las que deba ser sometido el dise˜ no antes de realizar el prototipo. La tabla 4.6 muestra los m´argenes de ruido que posee la compuerta 74HC08. Aqu´ı se observa que el VNSH=VOH(m´ın)-ViH(m´ın) y VNSL=ViL(m´ax)-VOL(m´ax), con una alimentaci´on de 2 Voltios es 0.4 Voltios y, con una tensi´on de alimentaci´on de 6 Voltios el VNSH y VNSL es igual a 1.7 Voltios. 6.3.4.

Tiempo de propagaci´ on de los dispositivos CMOS.

El problema de la tecnolog´ıa CMOS son los tiempos de retardo en las respuestas de las se˜ nales digitales. La tabla 4.5 muestra el retardo de la serie Est´andar CMOS (tp=125 ns) y la serie HC (tp=8.0 ns) ´esta u ´ltima iguala y hasta mejora los tiempos de propagaci´on de la serie LSTTL. En la tabla de la grafica 63 se describen los tiempos de propagaci´on tpHL y tpLH de algunas compuertas de la serie HC. 6.3.5.

Conectividad de las compuertas CMOS (fan out).

El factor de carga est´atico de los chips CMOS es bastante alto, debido a que la corriente promedio de entrada y salida de una compuerta de la serie HC es 1mA y 5 mA respectivamente. Esto significa que se deber´ıan acoplar 5000 compuertas a una salida CMOS. Sin embargo, la capacitancia de estos dispositivos disminuye significativamente su rendimiento y en consecuencia tambi´en reduce el fan out. Se debe considerar un factor que involucre el efecto de la capacitancia acoplada conjuntamente con los tiempos de transici´on y la frecuencia de trabajo de las se˜ nales aplicadas. Este se conoce como factor din´amico de carga de los chips CMOS o fan-out y se utiliza para saber cuantas entradas de compuertas o pines del chip se pueden conectar a la salida de otra de una misma familia u otra del tipo equivalente. P´ arrafo Esto corresponde a un p´ arrafo resaltado.

´ VENTURA GRANDEZ HENRY.

CEFIEE

UNIVERSIDAD NACIONAL DE INGENIERIA

UNI-FIEE

Referencias ˜ [1] ANALISIS Y DISENO DE CIRCUITOS LOGICOS DIGITALES NELSON,TROY,CARROL,DAVID. ˜ DIGITAL m.MORRIS MANO. [2] DIENO [3] Referencia n´ umero tres.

´ VENTURA GRANDEZ HENRY.

CEFIEE