Digital-trim Technology Based On Bandgap Voltage Reference

基于带隙基准电压源的数字调整技术 Digital-trim Technology based bandgap voltage refrence

on

摘

要

带隙电压基准由于其输出电压及电流几乎不受温度和电源电压变化的影响, 在需要产生精确的内部基准电压的模拟电路中得到了广泛的应用。但在高精度的 模拟电路中，由于各种失配的存在，仅仅依靠器件参数的相对精度是不能达到基 准电压标准偏差的设计指标的。但是可以证明，在带隙电压发生器中，双极型晶 体管的几何失配，MOS 管几何尺寸及阈值电压失配，电阻在工艺中相对和绝对精 度及放大器的失调电压等误差都可以通过修改电阻的比值来加以修正。正是基于 以上的设计考虑，就出现了本论文中的数字调整技术。文中对各种电阻调整的方 式进行了分析与说明，设计了一种基于锂电池充电器中带隙电压发生器的数字调 整电路，并用 cadence spectre 软件对调整过程进行了模拟和仿真，最终证明了 通过调整可以使电路的性能达到预定指标。 关键词： 带隙基准源，电阻，数字调整

II

Abstract Bandgap voltage reference has been widely used in the analog circuits needing to produce the accurate inside voltage reference, because the output voltage and current of it are hardly influenced by temperature and change of power. But in the high-accuracy simulation circuits, because of the existence of various kinds of mismatches, depending on the relative accuracy of parameter of devices only can not reach the indexes of design. But it can be proved that, in the bandgap voltage reference, the error of the geometrical mismatch of BJTs, the size of MOS transistors, threshold voltage, relative and absolute precision of resistors and imbalance voltage of amplifier,etc. can be revised through trimming the ratio of resistance. Based on the consideration above, digital trimming in the paper appears. In this paper, various methods of trimming resistance have been analyzed and proved, and a digital-trim circuit used in bandgap voltage reference based on lithium battery charger is designed. All circuits are simulated with the aid of Cadence Spectre. The result of simulation indicated that the designed circuit is satisfied the request of the design. Key Words：bandgap voltage refrence

resistor

digital-trim

III

目

录

1 引言 ························································································································· 1 2 电阻调整的几种方式 ······························································································ 3 2.1 研磨调整 ·······································································································3 2.2 熔丝调整 ·······································································································4 2.3 齐纳熔断调整 ·······························································································8 2.4 激光调整 ·····································································································10 2.5 各种调整技术的比较 ·················································································12 3 带隙电路原理及其电阻调整方案 ········································································ 14 3.1 带隙电路结构原理 ·····················································································14 3.2 实际的数字调整电路及其原理 ·································································16 4 应用于带隙电路的电阻调整 ················································································ 22 4.1 含有调整电阻的带隙基准源电路结构 ······················································22 4.2 电路工作原理 ·····························································································23 4.3 调整步骤 ·····································································································24 5 数字调整电路的仿真 ···························································································· 28 5.1 电路设计和电路 CAD 工具 ·········································································28 5.2 基于带隙基准电压源的数字调整技术的仿真分析 ·································· 30 5.3 仿真类型 ··································································································· 300 5.4 对理想情况下带隙基准电压源的仿真 ······················································31 5.5 对电阻相对精度向正方向偏离 5％的仿真 ···············································32 5.6 对电阻相对精度向负方向偏离 5％的仿真 ···············································35 5.7 总结·············································································································37 6 总结与展望 ··········································································································· 39 致

谢 ······················································································································· 40

参 考 文 献 ············································································································· 41

IV

1 引言 近年来，随着集成电路工艺的发展，在数模混合电路及模拟集成电路中，设 计芯片内部电压基准已称为电路芯片中不可缺少的关键模块 [1] 。带隙电压基准， 由于其输出电压及电流几乎不受温度和电源电压变化的影响,使它广泛地被使用 于A/D、D/A 转换器, 滤波器电路以及锁相环（PLL）等需要产生精确的内部基准 电压的模拟电路中。随着电路系统结构的进一步复杂化，工程应用要求各种模拟 集成电路，如A/D、D/A 转换器, 滤波器电路,锁相环（PLL）以及电源管理电路 的精确度越来越高，速度越来越快。因此我们对作为产生芯片内部电压基准的带 隙电压发生器的性能也提出了更高的要求：带隙电压发生器应克服工艺，电压， 温度以及负载变化的影响而保持不变，并且在生产工艺不必调整的情况下能实 现。 在带隙电压发生器的设计中，我们可以通过新颖的电路结构来抑制电压及负 载变化对基准电压的影响；通过一阶，二阶乃至高阶温度补偿来减弱基准电压的 温度系数 [ 2] 。但在集成电路的生产过程中，工艺的偏差是不可避免的。这说明由 于器件参数随工艺的变化，集成电路的实际性能与我们仿真电路的结果是有差别 的。以电阻为例，电阻的方阻值随工艺的偏差大约是 ± 30％，这也说明了实际生 产出的芯片中电阻的方阻值与我们仿真电路时使用的电阻方阻值是有 ± 30％的 偏离的。各种电阻阻值的工艺参数如表1－1所示。 表1－1 典型电阻的参数 参数

POLY电阻

PSD电阻

NSD电阻

WELL电阻

方阻值

20 Ω /

50 Ω /

50 Ω /

2000 Ω /

最小宽度

2 μm

3 μm

3 μm

5 μm

15V

15V

50V

± 20％

± 20％

± 50％

击穿电压 工艺变化

>100V

± 30％

单个电阻器件的参数随工艺的变化而发生很大的偏离这一特性，决定了我们 所设计的带隙电压发生器输出电压 Vref 不能与单个器件参数成函数关系。幸运的 是，器件之间的参数比例的大小却是基本上不随工艺的变化而偏离的，从芯片版 图上集成在附近的两个电阻 R 1 、 R 2 为例，随着工艺的变化， R 1 、 R 2 各自的阻

1

值会发生 ± 30％的变化，但电阻的相对精度

R1 的变化却小于1％。 R2

表1－2是德国XFAB公司XB_06工艺中电阻相对精度的方差 σ 参数表。

σ（

AR ΔR ）＝ （AR是参数） R wL

（1－1）

表1－2 电阻匹配度参数表 参数

AR

PolyH

18.7

PSD

0.7

NSD

0.58

WELL

1.53

由此可见，我们所设计的带隙电压发生器的输出基准电压应与器件参数的相 对比例成函数关系，从而抑制参数随工艺的偏差对基准电压的影响。在精度要求 不是很高的模拟集成电路系统中，用器件参数的相对精度来设计带隙基准发生器 就成为目前工业界的首要选择 [ 3] 。但在高精度的模拟电路中，由于各种失配的存 在，仅仅依靠器件参数的相对精度是不能达到基准电压标准偏差的设计指标的。 本课题中的带隙电压发生器就是应用于锂离子电池充电器中的高精度基准电压 发生器。由于锂电池自身固有的物理及化学特性，使其要求充电器的最终输出浮 充电压具有(4.2 ± 5‰)V的精度，因此作为产生内部电压基准的带隙电压发生器， 其标准偏差也应该小于5‰。理论上可以证明，在带隙电压发生器 [ 4] 中，双极型 晶体管的几何失配，MOS管几何尺寸及阈值电压失配，电阻在工艺中相对和绝对 精度及放大器的失调电压等误差都可以通过修改电阻的比值来加以修正。 正是基于以上的设计考虑，就出现了本论文中的数字调整技术。数字调整技 术就是在芯片制造完成之后，通过对芯片输入数字编码信号，选择芯片中的模拟 开关以选择成短路电阻，从而达到调整电阻阻值，补偿系统误差影响的功能。 本论文对各种电阻调整的方式进行了分析与说明，并设计了一种基于锂电池 充电器中带隙电压发生器的数字调整电路。

2

2 电阻调整的几种方式 在这章中，我们所讨论的电阻有两种：薄膜电阻或混合电阻，和厚膜电阻。 这两种电阻都可以经过调整来达到精确的值。对于不太熟悉“调整”这个术语的 人来说，意思和“精确地调节”、“校准”元器件的值相似。首先，选择一种阻 抗材料，然后除去一些材料以达到预期的值，这是一种调整的方法。而通常，往 往由于IC工艺的不确定性而需要调整，因为这很难保证电阻有一个精确的值 [ 5] 。 特别是在电压基准源的设计中，一个非常精确的电阻值对于要获得的指定输出电 压是极其重要的，所以这种情况就更突出了。厚膜电阻的阻抗可以在 ± 20％的范 围内变化，而薄膜电阻的阻抗只有 ± 10％的容差。 “上调”是用切割电阻的方法来增大电阻的值。而“下调”电阻是用一种称 为金属线连接的方法来跳过电阻的一部分。在这两种方法中，上调是最常使用的 方法。尽管如此，在所有调整方式中，随着材料被去除，电阻的值是要一直被监 控的，这样才能保证在恰当的时刻电阻达到预期的值而没有被调整过度。这里还 有两种基本的调整方法。第一种称为静态调整，是在没有外加激励的情况下来调 整电阻值。另一种称为动态或功能性调整，是在电路处于外加激励状态下来调整 电阻达到特定值的。动态调整更重要，因为当电阻需要调整时，电路一般都处于 外加有激励的状态。 依靠调整技术，薄膜电阻的值可以被调整到 ± 0.1％，而厚膜电阻为 ± 1.0％。 而且，在调整薄膜电阻时，需要特别小心和准确控制以避免过于渗透入电阻材料 的绝缘区域中。尽管这样，厚膜电阻的应用只适合于已印好的电路板，因为阻抗 材料和电阻的大小已经确定。而且已经被证实，采用薄膜电阻在上调过程中可以 获得更高的精确度。 2.1 研磨调整 研磨调整 [ 6] 时最早应用于电阻调整的方式。激光调整早已经取代了这种技 术，但是为了说明背景和比较，这种技术还是要讨论一下。在研磨调整中，细的 颗粒状沙在高气压下通过一个小的喷嘴喷射出来。这些沙子磨损并去除一些电阻 材料，以达到预期电阻的理想值。这种磨除电阻材料的工艺过程可以通过两种方 式来实现，一种是形成一个锯口或切口（就像用激光那样），另一种就是减小电 阻膜的厚度。减小电阻膜的厚度增加了方阻值，这样就达到改变电阻值的目的。

3

研磨调整可以制造出很稳定的电阻，因为虽然在整个工艺中没有包含加热过程， 但其实在很多区域都受其影响。这种工艺过程速度比较慢，而且还会由于空气研 磨喷嘴的型号很大（远比激光束要大得多）而造成很大的切口。尽管研磨调整在 设备和成本花费上都很有优势，但这种工艺不是很干净，甚至还有些危险。从空 气研磨喷嘴中射出的颗粒会以很高的速度从被调整的电阻上反弹回来，并常常会 对其它造成破坏。 表2－1列出了研磨调整的优点和缺点。 表2－1 研磨调整的优点和缺点 优点

缺点

设备简单

低速度

低成本

不干净

可制造稳定的电阻

造成大的切口

高阻值低噪声

2.2 熔丝调整 熔丝就是最小宽度金属或者连接两个压焊点间的多晶硅的一部分。当通过一 个很大的电流时它可以被编程或被烧断，这也会导致熔丝材料的蒸发。在被烧断 后，熔丝变成开路结构。 图2－1（A）所示为一个典型的金属熔丝的结构。它仅仅是宽金属导线上的 一个压缩部分。熔丝的保护外壳上的一个小的开口是为了在编程过程中蒸发的金 属能够脱离出去。这个开口也为污染物质进入模片提供了潜在的通路。但是，如 果这个开口被去掉了，那么蒸发的金属就不能脱离出去而且在编程后熔丝有时会 改变状态。金属蒸气爆发的膨胀力也会使保护外壳破裂。蒸气就可以从这些裂缝 中泄漏出去，但有时蒸气也可能扩散到相邻的电路中去。大多数制造商都认同在 保护外壳上做一个开口来防止熔丝再生和外壳破裂只是一笔很小的花费。 图2－1(B)所示为一个典型的多晶硅熔丝。多晶硅是设计为连接两个压焊点 的一个小的电阻。和金属熔丝一样，一个小开口可以使蒸发的硅在不损坏保护外 壳的情况下泄露出去。这个多晶硅熔丝需要被重掺杂来获得一个足够低的电阻以 被编程。熔丝的总电阻不能超过200 Ω ，这样才能保证可用10V的脉冲来熔断熔丝。

4

图2－1 典型的金属熔丝的版图（A）和多晶硅熔丝的版图（B）

用于编程的压焊点一般很难被连接，所以它们需要做的足够大来保证探针可 以接触到上面。这些压焊点有时被称为调整压焊点，以区别于其它通常所指的压 焊点。除了要求减小压焊点的维数，还要求充满模片面积。有些工艺要求在调整 压焊点下面允许有源电路存在，这样就几乎没有面积被浪费了。调整压焊点也需 要设计成可以让探针到达上面，而且要求分布于模片的圆周上。减少调整压焊点 的数目可以节省模片面积，降低集成电路的成本。如果几条熔丝是连续相连或平 行相连的话，熔断熔丝所要求的压焊点的数目可以尽量最小化。 铝熔丝很容易被烧断。铝在一个相当低的温度（大约660 ° C）时就可熔化， 但在一个很高的温度（大约2470 ° C）时才可沸腾。从蒸发时刻开始，大部分金属 一件熔化而且很容易被泄放出去。一个周期为几微秒，值为几百微安的脉冲电流 就可以熔断熔丝。泄放的铝有可能会溅到探针上，甚至严重污染探针，最终造成 短路。我们需要对探针进行不定期的清洁来解决这个问题。掺入熔点确定的金属 的熔丝可以被很可靠地熔断。铝首先释放，然后是难熔金属。 多晶硅熔丝更难被熔断。硅的熔点比铝要高很多（硅1410 ° C，铝660 ° C）。 硅很脆，很容易由于突然地加热升温的压力而破裂。除非编程电流脉冲有一个极 快的上升时间（<25nS），否则多晶硅在开始熔化前就破坏了。这样的破裂使电 流不能流过，从而使正常的编程过程无法进行。机械作用力可使破裂的熔丝在任 意时刻重新恢复。这种可恢复的差错使可以避免的，只要保证在熔丝破裂前编程 电流脉冲有一个足够快的上升时间来熔断熔丝就可以了。 多晶硅和铝这两种熔丝在包装后都很难被熔断。用塑料密封熔丝上的开口可

5

以防止传导性的物质被泄放出去。这不仅减弱了对熔丝的熔断，还使熔丝易于在 修复，因为传导性的物质还在周围。一些设计使用来探测已熔断的熔丝和未熔断 的基准熔丝之间电阻的变化。尽管这样的电路既复杂又庞大，但它容许在封装后 对电阻进行调整。现代CMOS和BiCMOS设计有时用电可编程只读存储器（EEPROM） 元件来代替熔丝，以减少空间和简化编程电路。 这个熔断过程会引起与熔丝相连的电路电压的升高。在熔断前一个瞬间大电 流流过熔丝，由于寄生电感的存在，这个电流突然地破坏会引起电压的变换，这 个变换会使结发生雪崩现象，损坏薄的栅氧化层。转变的值的大小可以由减小编 程电路的环面积来减小。特别难的情况就是附加了集成的齐纳管。电路设计者可 以通过在最不易损坏的电阻端放置熔丝来降低熔丝熔断转换带来的影响。 几种熔丝结合起来就能提供另外的方案来实现调整。电阻部分需为二进制， 以确保可达到的阻抗值在调整的范围内是统一的。对于一个给定的精度，这不仅 提供了最大的可调范围，还由于使用了二进制的搜索算法，简化了测试程序的设 计。二进制可以应用于两种方式中的任意一种。如果电阻上的电压需要调整，那 么用于调整的电阻要为连续的： Rlsb ：2 Rlsb ：4 Rlsb ：8 Rlsb ……，其中 Rlsb 是调 整网络中的最不重要位（LSB，least significant bit）。图2－2（A）所示为3 位二进制电压调整结构。如果通过电阻的电流需要调整，那么用于调整的电阻需 要平行连接，比例为： Rmsb ： Rmsb /2： Rmsb /4： Rmsb /8……，其中 Rmsb 为最重要 位（MSB，most significant bit）电阻的值，如图2－2（B）所示。

图2－2 两种不同的二进制电阻熔丝调整结构：（A）串联和（B）并联

一个能进行精确调整的结构需要一个很小的LSB电阻。小于1K Ω 的最小宽度 电阻在调整中会过热，从而引起阻值的变化。更极端的情况是，使调整完全失败。

6

两个或两个以上相对较大的电阻并联就能得到更小的电阻，但这种技术对于比 200 Ω 小很多的电阻来说是不太现实的。一种称为微分调整的技术可以应用于极 小的LSB电阻的电路。这种结构要求每个调整位两个电阻，而不像以前的一个。 在熔丝完好的情况下这两个电阻是并联的，熔断其中的一个电阻的熔丝从而使电 流只流经另一个电阻，等效的LSB电阻等于这两个电阻的差值。图2－3所示为应 用于一个两位，串连调整结构的LSB差分调整结构。若 R A 为1K Ω ， RB 为250 Ω ， 那么这两个电阻并联的阻值为200 Ω 。若只有 RB 工作，则为250 Ω ，所以这个差 值为50 Ω 。

图2－3 差分调整结构

差分调整要求每位两个调整压焊点，而标准的调整只要求每位一个压焊点。 除非为获得很小的电阻，否则将需要额外压焊点的差分调整应用于所有电路并不 是很经济的选择。比500 Ω 小的电阻才采用差分调整，而对较大的电阻最好是采 用标准的调整。 熔丝调整结构要求压焊点分布在模片的边缘上，但是为减小机械压力，精密 电阻一般置于模片内部，所以连接模片边缘熔丝和内部电阻之间的导线需要很 长。这样的导线不仅浪费模片面积，还从其它电路中引入了噪声。如果CMOS晶体 管可以采用的话，那么就可以用作开关来重新构造电阻网络。然而，这样的晶体 管要由模片边缘的熔丝来控制。因为熔丝导线不再直接与调整电阻相连，所以不 易受噪声感染，导线的长度和所经过的路径就不那么重要了。我们必须要注意的 是保证CMOS晶体管与调整电阻相比有很小的导通电阻。这些晶体管的栅极驱动电 压需要被很好的设计和提供，因为栅电压可以调整导通电阻。 一个可以使晶体管状态发生转变但不能使熔丝熔断的电压可用在最后应用 之前对于熔丝的测试中。 表2－2列出了这种工艺的优缺点。

7

表2－2 熔丝调整的优缺点 优点

缺点

无需初始的投资

占用IC上较大的面积

较易编程

由于元件的不精细而导致的不精确

若用硅则工艺较简单

若用金属则工艺较复杂

更快速

2.3 齐纳熔断调整 齐纳二极管在严重过载的情况下会发生短路，这种现象就构成了调整器件的 基础，称为齐纳熔断。齐纳二极管连接电阻网络部分的方式与图2－2和图2－3 所示熔丝与电阻的连接相同。齐纳二极管必须在正常工作情况下处于反偏状态， 而且每个齐纳管上所加的电压不能超过基极－发射极击穿电压。在编程之前，齐 纳管是断开的，编程后它们处于短路状态。这个对齐纳管编程的过程称为熔断， 所以这些齐纳管称为熔断齐纳管或齐纳管的熔断。 图2－4（A）所示为一个构造在标准二极管工艺中的齐纳管的版图。这个器 件的基本结构与一个小的NPN管相同。NPN管的集电极和发射极一起构成了齐纳管 的阴极，NPN管的基极构成齐纳管的阳极。因为这个器件是被用作齐纳管，所以 几乎没有电流流过集电极接触孔。因此，重掺杂的N＋区就没有什么必要了，这 样可以省掉它来节约空间。发射极、基极接触孔尽可能被安放地近一些以便于熔 断过程。发射极接触孔应尽量和基极接触孔靠近以减小齐纳管的串连电阻。尽管 所举例的齐纳熔断管结构采用了单独的集电极接触孔，但是交替连接的版图重包 含将发射极延伸，使其超过基区扩散区，这样就与沟槽短路了。这样的设计理论 上使用了较少的面积，但因为沟槽也可以扩展至邻近的调整压焊点下面，所以这 两种设计实际上所占的面积差不多。

8

图2－4 （A）未经编程的齐纳管版图和（B）已编程的齐纳管的连接结构

编程过程包括使二极管中通过一个很大的反向电流以使基极－发射极结发 生雪崩击穿。一个约为250mA的熔断电流可以在齐纳管上造成高达10－20V的压 降，大部分是由于内部的串连电阻。结果，功率消耗在一个非常有限的硅体积内 就会造成极高的局部温升。与硅相连的铝金属熔化了，而且一条熔化了的铝－硅 合金带在氧化层下形成，连接了两个接触孔，如图2－4（B）所示。当这条细带 形成，齐纳熔断管的电阻就降至几欧姆了。 齐纳熔断要求和熔丝一样，有相同的压焊点排列，所以如图2－2和图2－3 所示应用于熔丝的网络也适用于齐纳管。因为熔断齐纳管比熔丝要求有更高的电 压，所以我们应注意确保与调整网络相连的电路能够承受瞬间过电压的情况。只 要熔断管与电路其余部分有几千欧的电阻，那么熔断就不会产生损害。如果有必 要的话，二极管或齐纳管可以用于通过精密电路来锁定电压。 齐纳熔断包括铝－硅合金的形成，然后假定铝直接与硅相连。难熔界限金属 及铝金属和硅之间的硅化物的出现，对熔断过程有影响。齐纳熔断管试验过程是 基于用难熔界限金属来表示齐纳管熔断，但这还是有困难的。熔断电流要接近两 倍，而且很多材料的晶圆是抗熔断的，基于这个试验，齐纳熔断管看起来好像不 适合于采用难熔界限金属或硅化物接触的工艺。 与熔丝不同，齐纳熔断不要求在保护外壳上开孔。这不仅去除了污染物进入 模片的潜在通路，还增加了调整封装后单元的可能性。尽管封装后的调整是肯定 可以的，但实际上这种方式很少应用，因为这需要大量的引脚，甚至也许还需要 大功率的器件来用于熔断。 与齐纳管的机制相同，很小的发射极电阻也能被熔断。人们曾试图规范调整 过程来提供一种可以普遍适用的调整方式。因为熔断的细带以一个有限的速度运

9

动，所以在理论上是有可能在接触孔之间的空隙被完全连接好之前停止熔断过 程。但实际上，细带运动地非常快，而且不规律，这样就很难以控制，因此这种 结构不推荐于生产化应用。 2.4 激光调整 另一种调整方式是用激光来转变膜的电阻，这就是激光调整 [ 7 ] 。激光调整始 于上世纪六十年代末。这种调整方式有个很大的优点就是：不论薄膜电阻还是厚 膜电阻都能调整。有两种广泛应用的激光系统：钕掺杂的钇铝石榴石晶体激光 （ YAG ）和二氧化碳（ CO2 ）激光。许多资料表明 YAG 激光束更好，因为它有 较短的1.06 μ （微米）的红外波长，这就能保证更小更窄的切割，还能对电阻材 料和下面的绝缘物质产生最小的损伤。薄传导性膜一般包括镍铬合金或硅铬混合 物。另一种 CO2 激光是用于厚膜电阻的调整。这种激光的优点是焦距限制很小， 而且能调整不平整的衬底材料。需要注意的是 YAG 激光束是不可见的，而且在 用 YAG 激光束时还混合使用了氦氖（ H e − N e ）激光束，它和 YAG 是同线的。这 种激光发出红色的光束来表征 YAG 光束的位置。当用 CO2 激光时也会用到 H e − N e 激光，它的典型值为10.6 μ 。 在调整中，激光束通过一系列反射镜和透射镜形成并集中于电阻平面。激光 束引起了局部温度的升高，这就改变了材料的微粒结构或化学组成，从而极大地 增加了它的阻抗。保护外壳可以完整无损，因为这种材料不会熔化或蒸发。每束 激光的范围为一个直径为3～10 μ m的圆形区域。可以通过操纵透镜来控制激光束 在X或Y方向上移动，以切割所需要的位置。所以，光束移动的简易性也是激光调 整相对于其它传统调整方式的一个显著特点，这也使得用一台设备就能得到几种 不同的电阻值。 激光束通过移动激光打点，高电阻材料上一条连续的线就形成了。实际在这 个过程中很有可能会分开电阻，来对电阻部分网络进行独立的调整。但是，电阻 值可以连续地被检测出来，一旦达到所期望得到的阻值，就可中止调整过程。连 续地调整可以更好地分析，但它同时也改变了电阻的温度系数，因为电流持续地 通过材料的一部分，而这部分由于激光束的温度会产生变化。这个温度系数的变 化正比于调整电阻阻值的增加，但是很少超过100ppm/ ° C。独立调整就能完全避 免这个问题，因为电流只流过连接部分，而这部分不会因暴露在激光束下面而改

10

变。 图2－5（A）所示为一个连续调整的薄膜电阻的常见结构。激光束首先从侧 面进入电阻，当电阻增加至目标值的90％时，激光束就沿着电阻的长边方向移动。 经线方向的切割会引起电阻较大的增加，因此有利于更好地调整分析。这种调整 技术会产生少于 ± 0.1％的容差，但它要求电阻不得少于30～50 μ m宽。图2－5 （B）所示为另一种常用于连续调整的版图结构。与图2－5（C）和图2－5（D） 相似，独立调整经常采用环网络或阶梯网络。电阻的值依赖与它被分成了几部分。 独立的网络部分可以被切割得相对窄，但它们必须保留10 μ m以使激光一次只能 切断一个连接部分。

图2－5 激光调整薄膜电阻的四种结构

激光还用于切割金属和多个连接。与电熔丝不同，这种激光可切割的连接一 般是被一层薄的氧化层或氮氧化物覆盖的。激光渗透入这个外壳，加热熔丝达到 蒸发点。随之而来的压力将外壳粉碎，以使熔丝物质爆炸到外界。这种由激光切 割引起的极端温度和压力可以很干净地切割，且产生最小的溅射。这种用于激光 调整的网络与图2－2所示相似，但它不要求有调整压焊点。差分调整也不必要而 且也没有会损坏敏感电路的危险。激光切割的连接的宽度是很关键的。过窄的连 接不能被很成功地切割，因为没有足够的材料来产生可使外壳破坏的充足压力。 过宽的连接要求有多束激光，还易产生溅射。典型的激光切割的连接大约为1 μ m 宽，15 μ m长。这种连接必须离邻近电路足够远来防止激光干涉其它器件。对于 这种工艺，一个10～15 μ m的空间就可以提供足够的清洁度了。 表2－3列出了激光调技术的优点和缺点。

11

表2－3 激光调技术的优点和缺点 优点

缺点

高速度

在调整区域剧热会产生微裂纹

允许载入数据

在高阻值（超过5MΩ）时裂纹会引起噪声

自动

投资很大

高精确度

需要相关软件的发展

干净

2.5 各种调整技术的比较 这部分，我们会对各种不同的调整或调节方法做一个比较，来推荐一种或几 种最有益的方法。这个比较包括激光调整，熔丝调整和齐纳熔断调整。每种调整 方法都以不同的角度来比较，并从“非常好”到“很不好”来排列。在对每种方 法进行排名中，数字 1 至 4 会用到，数字 1 代表最好的方法，而数字 4 则代表最 差的方法。即用表 2－4 表示。 表 2－4 排名机制 排名

代表

1

非常好

2

好

3

不好

4

很不好

这个比较机制中会出现两种不同的调整方法却获得相同的排名的情况，这是 由于两种方法虽然不同，但是在忽略某一主要特点后却相当相似。在被评测的方 法中，如果某一因素被认为是一个主要的缺点或者是优点，那么这个数字就会用 黑体标出来。 这种排名机制中包含了调整的成本－时间，成本－IC中所占的面积，成本－ 总投资。其它方面的测评包括精确度和简易度。这些不同的因素也会按重要性来 排名，所以在有些分类上会比其它的要好一些。在表2－5中，时间栏代表了调整 一个元件所用的时间；面积消耗栏表示这种调整技术会占用实际IC中多大的芯片 面积。最后，总正本栏代表了初始投资和每个被调整单元价格的总和。初始的投 资包括了在实际应用调整技术前的所有花销，这部分也被认为是不可重获的工程 花费。而每个被调整单元的价格表示了为调整一个单元需要花费多少钱。 基于这样的方针，下面的表格就会表示出相比较于其它的调整方法，选择激

12

光调整和熔丝调整的主要优点。需要注意的一点是，激光调整的总成本会随着制 造体积的增大而减小。所以，如果相对于初始的花费，预期的体积非常大的话， 那么激光调整将会是工程上的选择。 表2－5 各种电阻调整机制的比较 调整

总成本

方式

区域

精确度

工艺

调整

简易度

用时

1

1

2

消耗

激光

3

1

熔丝

1

3

2

2

1

齐纳熔断

2

2

3

2

1

在这个比较中，激光调整是现在来说最昂贵的的工艺。熔丝调整因为其快速， 低投资而被广泛应用。但是激光调整有更多的优点，比如占用集成电路芯片上较 少的面积，高精确度，还有更为简单的工艺。而熔丝调整要求有大面积的探针压 焊点，这样就会占用芯片上较大的面积，这也让这种工艺在IC设计上不是特别有 吸引力。基于这种原因，有一种想法是，把激光调整和熔丝调整结合起来，扬长 补短。这种工艺将采用熔丝调整，但是以前通过在两个压焊点间通过很大的电流 来熔断熔丝，现在我们用激光来熔断熔丝。这样就能相当快地加速调整过程，让 这种方法更有应用前景。

13

3 带隙电路原理及其电阻调整方案 3.1 带隙电路结构原理 带隙基准电压源是一种广泛使用的基准电压源。这个基准源是产生一个具有 正温度系数的电压，该电压和具有负温度系数的基极－发射极电压 VBE 绝对值相 同，所以当二者相加后，所得到的电压就具有零温度系数。基本的带隙基准源电 路包括两个工作在不相等的发射极电流密度下（典型比例为10：1）的晶体管组 成。 I out ，它具有正温度系数，通过一个电阻将其转化为电压值，并把这个电压 值加到 VBE 上。也就是说这个电阻使得正系数的电压能够加到 VBE 上。通过选择 合适的阻抗比，就能获得零温度系数。带隙电路里一个很有趣的现象是使电路正 常工作的电流实际上是它自己的输出电流。适当设计的带隙基准源 [8] 可以补偿 PTAT（与绝对温度成正比）电压来获得一个稳定的输出。其它电压可以以这个电 压做输入、有合适增益的放大器输出来得到。

图3－1 基本带隙电路

14

图3－2 在COMS工艺中实现PNP双极晶体

传统带隙基准电路由一个运放、两个双极晶体管和若干电阻构成，如图3－1 所示。在标准CMOS工艺中，双极晶体管可以用纵向PNP晶体管实现，如图3－2 所示，这里由于双极晶体管工作在二极管状态，所以对晶体管的 β 值要求不高。 在图3－1的电路中，双极晶体管被接成二极管形式，其发射极电流可以写成：

I = I s ⋅ (e q⋅VBE / kT − 1)

（3－1）

其中 I s 为饱和电流， VBE 是双极晶体管的基极－发射极正偏电压， q 是电子 电荷， k 是玻尔兹曼常数， T 是绝对温度。 当 VBE >> k T / q 时，有 I ≈ I s ⋅ e q⋅VBE / kT ，所以有：

V BE = VT ⋅ ln( I / I s )

（3－2）

其中 VT = kT / q ，式（3－2）表现了基极－发射极正偏电压与集电极电流的 关系。 在图3-1电路中，结点a和b的电压受运放控制，两者相等（忽略运放失调电 压的影响），所以有 I 1 = ( R2 / R1 ) • I 2 ，且 R3 上的电压就是晶体管 Q1 和 Q2 的 VBE 的 差值 ΔVBE 。由于晶体管 Q2 的面积是 Q1 的 n 倍，所以 Q2 的饱和电流也为 Q1 饱和 电流的 n 倍，我们可以得到：

ΔVBE = VBE1 − VBE 2 = VT [ln( I 1 / I s ) − ln( I 2 / nI s )] = VT • ln(nR2 / R1 )

（3－3）

由 Va = Vb ，所以图3－1的带隙基准输出电压 Vref 可以表示为： Vref = VBE1 +

R2 R R ΔVBE = VBE1 + 2 ln(n • 2 ) • VT R3 R3 R1

（3－4）

其中 VBE1 是 Q1 晶体管的基极－发射极正偏电压，是一个负温度系数为－ 1.5 mV / ° K 的量，而 VT 是一个正温度系数约为0.087 mV / ° K 的量。通过适当地 选取电阻 R1 、 R2 和 R3 的比值和 n 的大小，就可以使 Vref 表达式中的正温度系数 和负温度系数相互抵消，也就是零温度系数，使 Vref 的输出不随温度变化而变化，

15

这就是带隙基准的基本原理。 由

∂Vref ∂T

= 0 ，可得式（3－4）中的第二项系数

R2 R ln(n • 2 ) 约等于17.2，通 R3 R1

过适当选取 n ， R1 ， R2 和 R3 可满足这个要求。 3.2 实际的数字调整电路及其原理 数字调整 [ 9 ] 电路总是与工艺存在很大的关联性，所以实际的数字调整电路在 各个FAB厂之间也是有差别的。这里我们设计的数字调整电路是基于德国XFAB公 司的0.6 μm 线宽BiCMOS工艺（XB_06 process）所支持的数字调整器件的。 在XB_06工艺中，XFAB公司提供了两种用于数字编程调整的器件：ZENERZAP 和PFUSE。针对这两种器件，我们所设计的实际数字调整电路如图3－3所示，其 中数字处理模块digital_control_core在两种器件工艺中有自己不同的电路结 构。

图3－3 数字调整电路结构

3.2.1 基于ZENERZAP器件的数字调整电路 ZENERZAP器件是一种压控的齐纳二极管。当我们在ZENERZAP器件上加大电压

16

时，就相当于对ZENERZAP器件进行编程，编程后ZENERZAP器件的特性相当于一个 小电阻；当不在ZENERZAP器件上施加大电压时，没有经过编程的ZENERZAP器件仍 然相当于一个齐纳二极管。ZENERZAP器件的电路结构如图3－4所示，图中的 “dzap”就是ZENERZAP器件，当SEL为高电平时，表明选中了此ZENERZAP器件进 行编程，此时在PROG端口加大电压即能完成对此ZENERZAP器件的编程。

图3－4 ZENERZAP器件的电路结构

整个ZENERZAP器件数字调整电路的顶层电路如图3－5所示，其中ZAPG8模块 是此数字调整电路的核心部分，ZAPG8模块的子电路如图3－6所示。基于ZENERZAP 器件的数字调整电路功能是十分强大的，因此电路的结构也相对比较复杂，这里 我们就对它的各个功能进行说明。

17

图3－5 ZENERZAP器件数字调整电路的顶层电路

图3－6 ZAPG8模块的子电路

基于ZENERZAP器件的数字调整 [10 ] 电路有三种工作状态：编程模式，读数据 模式和准编程模式。 在编程模式下，我们通过对数字调整电路输入数字编码，从而选择不同的 ZENERZAP器件进行编程，并最终由数字调整电路把各个ZENERZAP器件的状态（即 是否已编程）转化为输出信号 S1S 2 S3S 4 S5S 6 来控制传输门的通断，从而调整电阻

18

的阻值。 在读状态模式下，我们可以把各个ZENERZAP器件的状态通过数字调整电路的 端口输出给测试工程师，从而验证ZENERZAP器件的工作状态是否与数字编码所确 定的状态一致。 在准编程模式下，我们可以在不对任何ZENERZAP器件进行编程的情况下，直 接把输入的数字编码转化为输出信号 S1S 2 S3S 4 S5S 6 。即先通过准编程模式确定输 出信号应取的值，再通过编码模式选取ZENERZAP进行编程，从而把数字编码固化 再数字调整电路之中。 基于ZENERZAP器件的数字调整技术可以在芯片封装后再进行数字编码的输 入来调整芯片中电阻的阻值，因此给用户带来很大的方便。 3.2.2 基于PFUSE器件的数字调整电路 PFUSE器件是一种由poly2所做成的熔丝。当我们在PFUSE器件上加大电压时， 这就相当于对PFUSE器件进行编程。熔断后的PFUSE器件的电阻理论上应为无穷大 （实际上大于10 MΩ 就可以了）；当我们不对PFUSE器件施加大电压时，未经熔 断的PFUSE器件具有较小的电阻，大约为150 Ω 。基于PFUSE器件数字调整电路如 图3－7所示，图中的“ R ”就是PFUSE器件，当FPAD端口加上大电压时即能对此 PFUSE器件进行熔断。数字调整电路有两种工作状态：编程模式和准编程模式。

19

图3－7 基于PFUSE器件数字调整电路

在编程模式下，如果我们要对PFUSE器件进行编程，则在FPAD端口上施加10V 以上的大电压以产生足够大的电流熔断PFUSE器件。经过编程后，输入的数字编 码就固化在数字调整电路中了。 在准编程模式下，我们没有对任何PFUSE器件进行编程，只是直接把输入数 字编码转化为输出信号 S1S 2 S3S 4 S5S 6 。与ZENERZAP相同，也是先通过准编程模式 在确定输出信号应取的值，再通过编程模式对PFUSE器件进行熔断，从而固化数 字编码。 图3－7所示的数字调整电路中， R 1 和 R 0 构成分压电阻， D 0 和 D1 是保护二 极管， M 0 ～ M 5 构成了具有迟滞功能的反相器。因为在准编程模式中，FPAD端 口的最高电压不能超过2V，否则PFUSE器件的特性会发生变化，这一点成为我们 在设计电路时要考虑的一个问题。具有迟滞功能的反相器工作原理如下： 首先考虑 Vin 从低电平向高电平变化的过程。当 Vin ＝0时，M 2 和 M 3 都截止， 由于：

VGSM 3＝Vin

（3－5）

VGSM 2＝Vin－Vx

（3－6）

VGSM 5＝Vout－Vx

（3－7）

20

当 Vin 增大到 VTN 时， M 3 导通，但 M 2 仍然截止，直到：

Vin＝VTN＋Vx ≡ V ＋

（3－8）

这时 M 2 才开始导通。在 M 2 导通前，下拉通路是断开的，输出为高电平 VDD 。 因此 M 5 导通， M 3 和 M 5 的分压比决定了 Vx 。考虑到 Vin 较小， M 3 工作在饱和 区。由于 VGSM 5＝VDM 5＝VDD ， M 5 也处于饱和区，因此有： 2 2 K M（ 3 Vin－VTN）＝K M（ 5 VDD－Vx－VTN）

（3－9）

1 w 其中 K＝ μC ox 。这个关系式一直到 Vin ≡ V ＋ 都成立，因此可以得到CMOS 2 L 施密特触发器的正向阈值，或叫正向触发电平 V ＋ 。 V ＋＝ 其中 β R ＝

VDD＋ β R VTN 1＋ β R

（3－10）

K M3 ，选择合适的 β R 就可以得到需要的正向触发电平。 K M5

类似地可以推导出输入从高到低电平变化时的反向阈值，即反向触发电平 V－ ， V－ ＝ 其中 β R ＝ ‘

’ β R（ VDD＋VTP）

1＋ β

‘ R

（3－11）

K M0 。 K M4

在此数字调整电路中，要求当FPAD＝2V时反相器输出S为低电平，所以 2＋

R0 （VDD－2）> V ＋ R 1＋R 0

（3－12）

为了有一定的容差余度，在设计中我们取 V ＋ ＝1.6V， V － ＝1.2V，从而可 求出各CMOS器件的

w 。 L

基于PFUSE器件的数字调整技术只能在芯片封装前用测试PAD通过数字编码 输入来调整电阻的阻值 [11] ，这是因为熔断的PFUSE熔丝要挥发出芯片，以免对芯 片的连线造成短接。

21

4 应用于带隙电路的电阻调整 4.1 含有调整电阻的带隙基准源电路结构

图4－1 带隙基准电压源电路的原理图

图4－1所示的是带隙基准电压源电路的原理图。 电路的设计采用了NPN管 Q1－Q 2 作为带隙基准源电路的主体部分； M 1－M 6 构成一个与电源无关的偏置，用作简单的运算放大器； Q 3－Q 4 构成差分结构的 反馈电路以保证输出基准电压的稳定。为保证启动时电路顺利地工作，设计中加 入了由 M 2 、 Q 5 和 R 8 构成的启动电路。 R 9 、 Q 6 、 Q 7 组成的支路为启动电路中 的 Q 5 提供一个约为1.4V的偏置电压。电路图中主要电阻的相对大小为： R 1 + R2 = R 3

（4－1）

R 2 = R7

（4－2）

22

4.2 电路工作原理 对于双极型晶体管，其BE结正向电压 VBE 具有负的温度系数：

∂VBE ≈ −2mV/°C ∂T

（4－3）

而等效热电压 VT 具有正的温度系数：

∂VT ≈ 0.086mV/°C ∂T

（4－4）

带隙基准电路就是利用 VBE 和 VT 的温度特性来实现温度补偿，从而使电路 具有近似为0的温度系数。 从图4－1上可列出等式： VBE1 ≈ I1R4 + VBE2 + I2R6

（4－5）

此处 I1 、 I 2 分别为流过 Q1 、 Q 2 集电结的电流。由于所使用的NPN管的 β 值 较大，约为90，为了简化表达式，故忽略了所有流入三极管基极的电流。由式4 －5可得： ΔVBE = VBE1 - VBE2 = I1R4 + I2R6

（4－6）

又因为： VBE1－VBE 2＝VT lnN

（4－7）

VT lnN = I1 R 4＋I 2 R 6

（4－8）

所以： 在电路正常工作时，有 I1＝I 2＝I 成立，因此可得： I＝

VT lnN R 4＋R 6

（4－9）

根据电路结构可以得到： Vref＝2IR adj＋I（R 1＋R 2）＋VBE1 ＝VBE1＋I（R 1＋R 2＋2R adj） ＝VBE1＋

＝VBE1＋

VT lnN （R 1＋R 2＋2R adj） R 4＋R 6

R 1 ＋R 2 ＋2R adj R 4＋R 6

VT lnN

（4－10）

其中N为晶体管 Q1 与 Q 2 的面积比值，此处N=10。

23

通过选择合适的电阻比值和晶体管 Q1 与 Q 2 的面积比值N，可以使输出电压 Vref 的温度系数为零。 R adj 就是一个可调电阻，主要用于提高带隙基准电压的精度。流片后根据实 际得到的基准电压值，调整 R adj 以得到所要求的精准的基准电压。 R adj 的实现依 赖于工艺，在本文中我们采用了熔丝调整。 4.3 调整步骤 4.3.1 调整的目标 这个调整过程是要将 R adj 调整到所期望的值以使输出带隙电压为1.21V。为 了达到±12.1mV的精确度，调整是很有必要的。以下的步骤会说明如何计算哪些 是需要被切断的连接，哪些是不需要的。这个过程应用于带隙电路图4－1。 表4－1是对调整目标的一些说明。 表4－1 说明 最小值

典型值

最大值

单位

输出电压

1.204

1.210

1.216

V

最大系数

－

－

30

PPM/°C

初始精确度

－

－

±6

mV

外加电压

4.25

5

6.5

V

工作温度范围

－45

－

＋85

°C

4.3.2 测试材料

•测试芯片 •可变的直流电源 •DVM（digital voltmeter 数字电压计） •探针或激光器（在本文中我们采用的是探针） 4.3.3 调整步骤 　　在调整过程中，我们采用了调整电路的准熔断状态。“准熔断状态”是指在 输入压焊点上施加一个介于标准高电平和标准低电平之间的值，使得熔丝并未烧 断，而整体电路显示出熔丝被烧断后的特性，以便于测试。在本文中，电路工作 在准熔断状态时，图 3－7 中 FPAD 接 2V 的电压，一组调整电阻阻值分别为 1 kΩ ，

24

500 Ω ，250 Ω ，126 Ω ，62.5 Ω ，31.25 Ω 。我们用下面的方框图 4－2 来清楚地 表示整个调整过程。

图 4－2 调整过程流程图

下面我们对计算调整电阻的过程详细介绍一下。在第4.2节的推导后，我们得 到： Vref ＝VBE1＋

R 1 ＋R 2 ＋2R adj R 4＋R 6

VT lnN

（4－11）

这个式子和下式很相似： y＝m ⋅ x＋b

（4－12）

这是一个线性方程。可以将 R adj 看做为x， VBE1 看做是b，等式右边的其余部 分看做为斜率m。经过这样的处理，所需的调整值就可以被直接计算出来。 （1）计算方程的斜率 m＝

Vref 2－Vref 1 R adj2－R adj1

（4－13）

25

（2）计算方程中 y 的值 Vref 2＝R adj2 • m＋b

（4－14）

b＝Vref 2－R adj2 • m

（4－15）

由此得 ：

（3）用先前计算出的斜率值 m 和 y 的期望值 Vref ＝1.21V，可以计算出 x（即 R adj ） 的值，由下式表示： x＝

1.21－b m

（4－16）

（4）最后，计算所需调整电阻的值，即用新的 R adj 减去原先的 R adj 的值，记为 Δ R adj ，即： Δ R adj ＝ R adj2－R adj1

（4－17）

（5）调整过程 •1 kΩ 比 Δ R adj 大吗？ ◆ 如果是的话，不切断熔丝1，并且跳转至下一步。 ◆ 如果不是的话，切断熔丝1，并且转至以上步骤的计算。 •500 Ω 比 Δ R adj 大吗？ ◆ 如果是的话，不切断熔丝2，并且跳转至下一步。 ◆ 如果不是的话，切断熔丝2，并且转至以上步骤的计算。 •250 Ω 比 Δ R adj 大吗？ ◆ 如果是的话，不切断熔丝3，并且跳转至下一步。 ◆ 如果不是的话，切断熔丝3，并且转至以上步骤的计算。 •125 Ω 比 Δ R adj 大吗？ ◆ 如果是的话，不切断熔丝4，并且跳转至下一步。 ◆ 如果不是的话，切断熔丝4，并且转至以上步骤的计算。 •62.5 Ω 比 Δ R adj 大吗？ ◆ 如果是的话，不切断熔丝5，并且跳转至下一步。 ◆ 如果不是的话，切断熔丝5，并且转至以上步骤的计算。 •31.25 Ω 比 Δ R adj 大吗？ ◆ 如果是的话，不切断熔丝6，并且跳转至下一步。

26

◆ 如果不是的话，切断熔丝6，并且转至以上步骤的计算。

27

　　5 数字调整电路的仿真 5.1 电路设计和电路CAD工具 随着集成电路与计算机的迅速发展，以电子计算机辅助设计(computer aided design，即 CAD)为基础的电子设计自动化(electronic design automation，即 EDA)

技术己渗透到电子系统和专用集成电路设计的各个环节 [14 ] 。一个能完成较为复 杂的超大规模集成电路(VLSI)设计的 EDA 系统一般应包括 10 到 20 个 CAD 工具， 从高层次数字电路的自动综合、数字系统仿真、模拟电路仿真，到各种不同层次 的版图级设计和校验工具，它们可以完成由顶向下的 VLSI 设计的各个环节和全 部过程。近年来用于电子系统和集成电路设计的 EDA 工具发展很快，现场可编 程逻辑器件(FPGA，CPLD 等)的开发工具在实验室里就可以设计出专用集成电 路，以硬件描述语言(VHDL)为输入方式的高层次数字系统综合工具已广泛应用 在 VLSI 的设计中．各集成电路(IC)生产厂家的版图单元库也越来越丰富，这些 都促使集成电路的设计自动化程度越来越高。目前，对大多数电路设计工作者而 言，一般只需进行电路的系统级或电路级综合或仿真，就可以实现 IC 芯片的设 计。 模拟集成电路的仿真工具，是众多EDA工具中的一个重要的组成部分。由于 模拟电路在性能上的复杂性和电路结构上的多样性，对仿真工具的精度、可靠性、 收敛性以及速度等都有相当高的要求。Cadence Design Systems Inc. 成立于 1988年，公司总部位于美国加州的圣荷塞（San Jose） ，是全球电子设计技术, 设 计方法学服务及设计服务的领先供应商。Cadence公司为高性能电子系统与集成 电路提供了最快捷的解决方案。 Cadence公司的电子设计自动化（EDA）产品涵 盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，类 比、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬 体仿真建模等。同时，Cadence公司提供设计方法学服务，帮助客户优化他们的 设计方案。 模拟电路仿真工具是以电路理论、数值计算方法和计算机技术为基础实现 的。它采用数学模型和仿真算法，利用计算机的计算、存储和图形处理的高速和

28

高效率，以电路理论为依据，无需任何实际元器件，用预先设计出的各种功能的 应用程序、取代大量的仪器仪表。电路设计工作者可以通过这些应用程序对电路 进行各种分析、计算和校验。一个电路 CAD 工具就相当于一个现代化的电子线 路实验室，可以对电子系统及 VLSI 的整个设计过程进行逼真的模拟。它为电路 设计者提供了一个创造性的工作环境，不仅能使设计者的设计达到高质量、高可 靠性，而且降低了成本，缩短了开发周期，同时它使设计者有更多的时间和机会 更充分地发挥其聪明才智，使设计精益求精。 电路 CAD 技术和工具的优点可归纳如下： (1)设计效率高，设计周期短

由于计算机的高效率，CAD 工具能在短时间内完成传统设计方法需要很长 时期才能完成的反复设计过程。传统方法的样机试制和小批量投产过程，在电路 CAD 中可由容差分析和优化设计实现。不但能设计电路的性能，而且能事先预

估它的生产合格率。这样就大大提高了设计的效率，缩短了设计周期。 (2)提高了设计质量

电路 CAD 工具采用更为精确和更接近实际的电路模型和元器件模型。并备 有通用元器件的模型参数库。除了常规的模拟外，还可以模拟各种寄生参数的影 响，模拟元器件参数变化对电路性能的影响。而且可以避免传统设计方法中因仪 器仪表接入而引起的各种插入误差。另外，利用 CAD 工具可以方便地进行多种 设计方案的比较和优选，从而选择最佳的设计方案。 (3)降低设计成本

电路 CAD 工具节省了大量的实验样机试制以及批量试投产等设计过程。同 时大大地节约了原材料、仪器设备和人力。电路 CAD 工具还能对设计结果进行 电规则和设计规则检验、可测性分析、故障模拟以及过压、过载报警等极限条件 检验。这就减少了设计错误的发生和返工所造成的浪费，降低了成本，提高了产 品的经济效益。 (4)充分发挥了设计人员的创造性

采用电路 CAD 工具后．设计人员面对的不再是各种仪表、元器件，甚至不 再是纸和笔，而是计算机的屏幕。设计者惯用的仪器，如示波器、频谱仪、网络 分析仪、扫频仪和通用测量仪器等等都可以用 CAD 工具来仿真实现。设计人员 面对屏幕上每个窗口都有相应的一组选单，如同真实仪表上的一套旋钮—样，设 计者在屏幕上改变选单就相当于调整仪器旋钮。高分辨率图像功能和多窗口系

29

统，可以使设计人员同时控制几个窗口，例如在第一个窗口中绘制电原理团，在 第二个窗口中仿真此电路的功能，在第三个窗口中现察它的仿真输出波形，甚至 可以在第四个窗口中进行 Layout 版图设计等等。这样设计人员能从繁琐的计算、 查表、绘曲线等事务工作中解放出来，以更多的精力从事创造性的设计上作。 下面就用 Candence Spectre 软件对带隙电路（包含调整电路）进行功能仿真 和分析，验证其功能是否与设计要求相符合。 5.2 基于带隙基准电压源的数字调整技术的仿真分析 图 4－1 所示的带隙基准电压源的主要误差来源有：双极型晶体管 Q1 ，Q 2 几 何尺寸的失配， M 1 ， M 2 ， M 3 ， M 4 ， M 5 ， M 6 几何尺寸及阈值电压的失配， 电阻 R 1 ， R 2 ， R 4 ， R 6 在工艺中相对和绝对精度以及温度系数，放大器的失调 电压等。由式（4－10）可以看出，上述所有误差的引入都可以折算为 对值的偏差（实际上

R 1＋R 2 相 R 4＋R 6

R 1＋R 2 的相对精度是比较高的）。仿真时我们就通过把 R 4＋R 6

R 1＋R 2 向正负两个方向各偏离 5％的方法来模拟实际流片后芯片的误差，并通 R 4＋R 6

过数字调整来对此误差加以修正，从而验证所设计的数字调整电路的功能。 5.3 仿真类型 Spetre 的所有分析类型中，瞬态分析（tran），直流扫描（DC）和交流小信

号分析（AC）是最重要，最常用的三大分析功能。瞬态分析是一种非线性时域 分析，它可以在给定激励信号（或没有任何激励）的情况下，计算电路的时域响 应。瞬态分析时，电路的初始状态可由用户自行指定，如果用户不指定，则程序 自动进行直流分析，用直流解作为电路初始状态。直流扫描分析是在指定的范围 内，某一个（或两个）独立源或其它电路元器件参数步进变化时，计算电路直流 输出变量的相应变化曲线。交流小信号分析是一种线性频域分析，程序首先计算 电路的直流工作量，以确定电路中非线性器件的线性化模型参数，然后在用户指 定的频率范围内，对此线性化电路进行频率扫描分析。交流小信号分析能够计算 出电路的幅频和相频响应，或频域传输函数。

30

在对带隙基准电压源的仿真中，我们关心的值有两个：Vref 的初始值，Vref 的 温度系数 TC。因此我们选用瞬态分析和直流扫描这两种仿真分析类型来对带隙 基准电压源进行仿真：瞬态分析可用来仿真 Vref 的初始值；直流扫描可用来求出 Vref 的温度系数。瞬态分析对带隙基准电压源从 0 到 10ms 内的工作状态进行了

仿真分析；直流扫描以温度 T 为扫描变量，对 T 从－45 °C 到 85 °C 变化时带隙基 准电压源的直流输出状态进行了仿真分析。 5.4 对理想情况下带隙基准电压源的仿真 理想情况就是指带隙基准电压源处于无工艺偏差，各个器件完全匹配的状 态。带隙基准电压源的设计指标如下：输出电压 Vref 的典型值＝1.21V，初始精 确度< ± 6mV，温度系数 TC<30 ppm / °C ，此时我们取“ S1S 2 S3S 4 S5S 6 ”＝“011101” 为数字编码信号，定 R adj ＝1312.5 Ω 为初始值。在理想情况下，带隙基准电压源 的仿真输出曲线如图 5－1 所示， Vref ＝1.21V，温度系数 TC＝20 ppm / °C 。可见 在理想情况下，带隙基准电压源在无需数字调整的条件时完全满足芯片的设计指 标。

图 5－1 理想带隙基准电压源的仿真输出曲线

31

5.5 对电阻相对精度向正方向偏离 5％的仿真 由于

R 1＋R 2 向正方向偏离了 5％，由式（4－10）可以看出 Vref 应比典型值 R 4＋R 6

1.21V 要大。带隙基准电压源的仿真输出曲线如图 5－2 所示。此时 Vref ＝1.235V， 温度系数 TC＝64 ppm / °C ，仿真结果也表明 Vref 大于典型值 1.21V。

图 5－2

R 1＋R 2 R 4＋R 6

向正方向偏离了 5％后带隙基准电压源的仿真输出曲线

32

图 5－3 数字调整电路

按照数字调整步骤中的计算公式，我们还要再调试一组不同 R adj 下的 Vref 的 大 小 以 求 出 最 终 最 佳 R adj 。 数 字 调 整 电 路 如 图 5 － 3 所 示 ， 我 们 通 过 对 digital_control_core 输入数字编码使“ S1S 2 S3S 4 S5S 6 ”＝“101101” ，即 R adj ＝ 812.5 Ω 作为下一组仿真的的电阻值。带隙基准电压源在 R adj ＝812.5 Ω 时的仿真 输出曲线如图 5－4 所示。

图 5－4 带隙基准电压源在 R adj ＝812.5 Ω 时的仿真输出曲线

33

基准电压 Vref ＝1.223V，运用数字调整计算公式，可求出最终最佳 R adj 的大 小。计算公式如下： Vref ＝m • R adj＋b m＝

Vref 2－Vref 1 1.235－1.223 ＝ ＝2.4 × 10－5 R adj2－R adj1 500

（5－1） （5－2）

由 Vref 2＝m • R adj＋b ，可得： b＝Vref 2－m • R adj2＝1.235－2.4 × 10－5 × 1312.5＝1.2035

（5－3）

把式（5－2） （5－3）代入（5－1）式，得： R adj＝

Vref －b 1.21－1.2035 ＝ ＝270.8Ω m 2.4 × 10－5

（5－4）

通过数字调整是无法得到 R adj ＝270.8 Ω 的， 但我们可以取最接近于 270.8 Ω 的 R adj 值已使 Vref 的标准偏差最小。 输入数字编码使“ S1S 2 S3S 4 S5S 6 ”＝“111110” ，即 R adj ＝281.25 Ω ，此时 R adj 的值与 270.8 Ω 最为接近。带隙基准电压源在 R adj ＝281.25 Ω 下的仿真输出曲线 如图 5－5 所示， Vref ＝1.211V，温度系数 TC＝21 ppm / °C 。这表明通过数字调 整，带隙基准电压源的输出电压 Vref 及其温度系数完全满足芯片的设计指标。

图 5－5 带隙基准电压源在 R adj ＝281.25 Ω 下的仿真输出曲线

34

通过上面的仿真分析，我们可以得到两个结论： ①数字调整电路能通过对 R adj 值的调整来补偿工艺对带隙电压源引起的各 种误差，使通过数字调整后的基准电压及其温度系数完全满足芯片的设计指标。 因此数字调整电路的功能是正确的。 ②数字调整步骤中的计算公式可以通过在不同两组 R adj 值的仿真输出结果 中得到的数据求出最终最佳 R adj 的值。因此这个计算公式在实际的流片后测试中 是可行的。 5.6 对电阻相对精度向负方向偏离 5％的仿真 由于

R 1＋R 2 向负方向偏离了 5％，由式（4－10）可以看出 Vref 比典型值 R 4＋R 6

1.21V 要小。带隙基准电压源的仿真输出曲线如图 5－6 所示，此时 Vref ＝1.185V， 温度系数 TC＝72 ppm / °C ，仿真结果也表明 Vref 小于典型值 1.21V 且不满足芯片 的设计指标。

图 5－6

R 1＋R 2 R 4＋R 6

向负方向偏离了 5％后的带隙基准电压源的仿真输出曲线

35

为了计算出最终最佳 R adj 的大小，我们还要再测试一组不同 R adj 下的 Vref 电 压值。输入数字编码使“ S1S 2 S3S 4 S5S 6 ”＝“001101” ，即选取 R adj ＝1812.5 Ω 。 带隙基准电压源在 R adj ＝1812.5 Ω 下的输出仿真曲线如图 5－7 所示，基准电压 Vref ＝1.197V。

图 5－7 带隙基准电压源在 R adj ＝1812.5 Ω 下的输出仿真曲线

通过上面两组数据，计算最终最佳 R adj 的值，计算公式如下：

m＝

Vref ＝m • R adj＋b

（5－5）

Vref2－Vref 1 1.197－1.185 ＝ ＝2.4 × 10－5 R adj2－R adj1 500

（5－6）

由 Vref 1＝m • R adj＋b ，可得： b＝Vref 1－m • R adj1＝1.185－2.4 × 10－5 × 1312.5＝1.1535

（5－7）

把式（5－6） （5－7）代入（5－5）式，得： R adj＝

Vref －b 1.21－1.1535 ＝ ＝2354Ω m 2.4 × 10－5

（5－8）

通 过 数 字 调 整 最 大 能 得 到 的 R adj ＝ 2218.75 Ω ， 即 “ S1S 2 S3S 4 S5S 6 ” ＝

36

“000000”的情况，当取 R adj ＝2218.75 Ω 时，由（5－5）式得： Vref ＝2.4 × 10－5 × 2218.75＋1.1535＝1.2068V

（5－9）

满足 Vref 初始精度的设计指标。 因此选取“ S1S 2 S3S 4 S5S 6 ”＝“000000”,即 R adj ＝2218.75 Ω 做为最终最佳 R adj 的值。带隙基准电压在 R adj ＝2218.75 Ω 时的仿真输出曲线如图 5－8 所示，

此时 Vref ＝1.207V，温度系数 TC＝26 ppm / °C 。这表明了通过数字调整，带隙基 准电压源的输出电压 Vref 及其温度系数完全满足芯片的设计指标。

图 5－8 带隙基准电压在 R adj ＝2218.75 Ω 时的仿真输出曲线

通过上述的仿真分析，我们也可以得到与上节相同的结论。 5.7 总结 把带隙基准电压理想情况下的输出曲线， 过数字调整后的输出电压曲线，

R 1＋R 2 向正方向偏离 5％及其通 R 4＋R 6

R 1＋R 2 向负方向偏离 5％及其通过数字调整后 R 4＋R 6

37

的输出基准电压曲线放在一起进行比较，如图 5－9 所示。

图 5－9 数字调整前后的输出基准电压曲线比较

当没有数字调整时，由于工艺的偏差 Vref 的标准偏差为 ± 25mV，温度系数 <72 ppm / °C ，不满足带隙基准电压源的设计指标。使用了数字调整技术对电阻 进行修调之后，在工艺偏差存在的情况下， Vref 的标准偏差<4mV，温度系数 <26 ppm / °C ，完全满足带隙基准电压源的设计指标。因此数字调整技术的使用 是必要的。 本章通过一系列的仿真分析，验证了数字调整电路的功能：在电阻的相对误 差向正负两个方向变化 5％的工艺偏差下，通过数字调整技术来调整电阻的大小 能补偿工艺上的偏差，使带隙基准电压源的输出基准电压及其温度系数满足芯片 的设计指标。因此数字调整技术在精密带隙基准电压源中的应用是必要的，其功 能是可行的。

38

6 总结与展望 近年来, 模拟集成电路设计技术随着CMOS工艺技术一起得到了飞速的发展, 芯片系统集成(system on chip)技术已经受到学术界及工业界广泛关注. 随着电 路系统结构的进一步复杂化, 对模拟电路基本模块, 如A/D、D/A 转换器, 滤波 器电路以及锁相环等电路提出了更高精度及速度的要求. 由于带隙基准源电路 的输出电压及电流几乎不受温度和电源电压变化的影响, 这就使得片内集成的 带隙基准源电路成了模拟集成电路芯片中不可缺少的关键部件.但在高精度的模 拟电路中，由于各种失配的存在，仅仅依靠器件参数的相对精度是不能达到基准 电压标准偏差的设计指标的。本文设计了一种基于锂电池充电器中带隙电压发生 器的数字调整电路，并对由工艺引起的电阻偏差为 ± 5％这两种情况进行了数字 调整，最终使各项实测指标完全满足设计要求。

39

致

谢

毕业设计就快完成了，在此我要感谢在这次毕业设计过程中给予我支持和帮 助的所有的人。 首先感谢应建华教授在整个毕业设计阶段给予的指导和帮助！他对全局的把 握和对问题有深度的见解也让我受益匪浅。 其次，感谢陈嘉师兄在一些电路细节上对我的无私帮助！他对电路技术非常 精通却始终不知疲倦的探索和钻研，力求精益求精，这种追求完美的品格也是我 学习的榜样。 感谢我的父母和同学朋友！谢谢你们一直以来对我的鼓励和照顾！

40

参 考 文 献 [1] Ryan Foreman, Andrew Solitro, Christopher Wolfertz. A CMOS Precision Voltage Reference IC:[ Degree of Bachelor of Science]. Worcester Polytechnic Institute, 1999 [2] 江金光,王耀南.高精度带隙基准电压源的实现.半导体学报，2004，25：852-856 [3] 程军，陈贵灿.两种新型CMOS带隙基准电路.微电子学与计算机，2003，3：67-70 [4] 拉扎维.模拟 CMOS 集成电路设计.西安: 西安交通大学出版社,2000:309-324 [5] Joao Paulo C, Cajueiro,Carlos A. CMOS Bandgap with Base-Current Thermal Compensation. IEEE Compuer Society,2002,9:345-349 [6]Alan Hastings. The Art of Analog Layout. 北京：清华大学出版社,2004:185-191 [7] 宋长江.激光调整电阻技术的研究. 电子元件与材料,1990, 9 (4) :29-30 [8] Virang G. Shah,Donald J. Hayes. Trimming and Printing of Embedded Resistors Using Demand-Mode Ink-Jet Technology and Conductive Polymer. IPC Printed Circuit Expo,2002,3:1-5 [9] 王寿春.直流电阻仪器中电阻元件误差的简便调整.仪表技术，1997，4：27-28 [10]陈军灵.精密电阻的调整与维修.广西大学学报（自然科学版），1994，19（3）：289-291 [11] J.Teichmann, K.Burger, W.Hasche. One Time Programming(OTP)with Zener Diodes in CMOS Processes. IEEE,2003,2:433-436 [12] S.Laville, C.Dufaza. Integrated Offset Trimming Technique. IEEE,2003,4:401-404 [13] Shuhuan Yu, Yiming Chen, Weidong Guo. A Digital-Trim Controlled On-chip RC Oscillator. IEEE,2001,10:882-885 [14] 高文焕，汪蕙. 模拟电路的计算机分析和仿真. 北京:清华大学出版社,1999 [15] 马克·皮尔森，金国峰. 电压基准源的合理选择.电测与仪表，2001，38（424）：52-53 [16] 高工，许刚. 精密基准电压源的设计思路与应用考虑（上）.模拟器件天地，1999，6： 9-11

41